[发明专利]半导体装置及其制造方法

说明书

本公开涉及一种半导体装置及其制造方法，该制造方法包含：提供一结构，具有在基底上方的两个鳍片，鳍片的下部由隔离结构隔开，在鳍片上方的虚设栅极结构，以及位于虚设栅极结构两侧上的鳍片上方的源极/漏极部件；在两个鳍片之间的虚设栅极结构中形成沟槽，其中沟槽的形成移除隔离结构的一部分；在沟槽中形成介电层，其中介电层的底表面在隔离结构的顶表面下方延伸；以及以形成于一鳍片上的一高介电常数金属栅极结构和形成于另一鳍片上的另一高介电常数金属栅极结构取代虚设栅极结构。

技术领域

本发明实施例涉及半导体制造技术，特别涉及半导体装置及其制造方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了指数型(exponential)成长。集成电路材料和设计上的技术进展已经产生了数个世代的集成电路，每一世代皆较前一世代具有更小且更复杂的电路。在集成电路演进的历程中，当几何尺寸(亦即使用生产制程可以产生的最小元件(或线))缩减时，功能密度(亦即单位芯片面积的内连接装置数量)通常也增加。这种尺寸微缩的制程通常通过提高生产效率及降低相关成本而提供一些效益。这样的尺寸微缩也增加了包含这些集成电路的装置在加工和制造上的复杂度。

举例来说，当制造场效晶体管(field effect transistors，FETs)时，例如鳍式场效晶体管(fin-like FETs，FinFET)，通过在高介电常数金属栅极结构(high-k metal gatestructure，HKMG)中使用金属栅极电极而不是多晶硅栅极电极可以改善装置效能。形成高介电常数金属栅极结构的一个制程包含形成虚设栅极结构，并且随后在制造装置的其他组件之后，以高介电常数金属栅极结构取代虚设栅极结构。虽然这种形成高介电常数金属栅极结构的方法通常已经足够，但是实施这种生产制程仍存在挑战，特别是在鳍式场效晶体管中部件尺寸持续缩小时，截断(truncating)高介电常数金属栅极结构。

发明内容

根据本发明实施例中的一些实施例，提供半导体装置的制造方法。此方法包含：提供一结构，其具有在基底上方的第一鳍片和第二鳍片，第一鳍片和第二鳍片的下部由隔离结构隔开，在第一鳍片和第二鳍片上方的虚设栅极结构，以及位于虚设栅极结构两侧上的第一鳍片和第二鳍片上方的多个源极/漏极部件；在第一鳍片和第二鳍片之间的虚设栅极结构中形成沟槽，其中沟槽的形成移除隔离结构的一部分；在沟槽中形成介电层，其中介电层的底表面在隔离结构的顶表面下方延伸；以及以形成于第一鳍片上的第一高介电常数金属栅极结构和形成于第二鳍片上的第二高介电常数金属栅极结构取代虚设栅极结构。

根据本发明实施例中的另一些实施例，提供半导体装置的制造方法。此方法包含提供一结构，其具有在第一鳍片和第二鳍片上方的虚设栅极结构，第一鳍片和第二鳍片的下部由隔离结构隔开；使虚设栅极结构凹陷以在第一鳍片和第二鳍片之间形成开口，其中凹陷移除隔离结构的一部分，且其中凹陷包含：在第一蚀刻制程中移除虚设栅极结构的顶部，第一蚀刻制程实施第一蚀刻气体的连续流动；在第二蚀刻制程中移除虚设栅极结构的底部，第二蚀刻制程实施第二蚀刻气体的连续流动，第二蚀刻气体与第一蚀刻气体不同；以及在第三蚀刻制程中处理虚设栅极结构中的开口的底表面，第三蚀刻制程实施第二蚀刻气体的间歇流动；在开口中沉积介电材料；移除虚设栅极结构以形成露出第一鳍片和第二鳍片的栅极沟槽；以及在第一鳍片上方的栅极沟槽中形成第一高介电常数金属栅极结构且在第二鳍片上方的栅极沟槽中形成第二高介电常数金属栅极结构。

根据本发明实施例中的又另一些实施例，提供半导体装置。此半导体装置包含设置于基底上方的鳍片；设置于基底上方的隔离结构；与鳍片的通道区接合的高介电常数金属栅极，其中高介电常数金属栅极的底表面接触隔离结构的顶表面；以及设置成邻近且沿着高介电常数金属栅极的侧壁的绝缘部件，其中绝缘部件的底表面低于隔离结构的顶表面。

附图说明