[发明专利]一种含有存储内计算的处理器在审
申请号: | 201910881707.0 | 申请日: | 2019-09-18 |
公开(公告)号: | CN110737612A | 公开(公告)日: | 2020-01-31 |
发明(设计)人: | 薛晓勇;梁成豪;李飞强;姜婧雯;田丰实;章志元;王陈泽岱;杨何勇;赵晨阳 | 申请(专利权)人: | 复旦大学 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F1/3234 |
代理公司: | 31200 上海正旦专利代理有限公司 | 代理人: | 陆飞;陆尤 |
地址: | 200433 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 存储单元 计算单元 处理器 控制运算单元 存储器控制单元 计算控制单元 算术逻辑单元 总线接口单元 处理器技术 处理器架构 取指令单元 数据存储器 指令存储器 存储器 功耗 引入 改进 | ||
1.一种含有存储内计算的处理器,其特征在于,包括存储单元、控制运算单元和存储内计算单元;所述控制运算单元第一端与存储单元第一端相连;所述控制运算单元第二端与存储内计算单元第一端相连;所述控制运算单元第三端与存储单元第二端相连;所述控制运算单元第四端与系统总线相连。
2.如权利要求1所述的含有存储内计算的处理器,其特征在于,所述控制运算单元包括取指令单元、算术逻辑单元、存储器控制单元、总线接口单元;
所述取指令单元的第一端与存储单元第一端相连,第二端与算术逻辑单元第一端相连,第三端与总线接口单元第一端相连;所述算术逻辑单元第二端与存储器控制单元第一端相连,第三端与存储内计算单元相连;所述存储器控制单元第二端与存储单元第二端相连,第三端与总线接口单元第二端相连,第四端与写回线相连;所述总线接口单元第三端与系统总线相连;
所述取指令单元用于从存储单元中取出指令并送往算术逻辑单元;
所述算术逻辑单元判断指令为算术逻辑运算、存储器访问指令或存储内计算指令;若为算术逻辑运算,则算术逻辑单元完成对应运算;若为存储器访问指令,则算术逻辑单元处理指令并将数据送往存储器控制单元;若为存储内计算指令,则算术逻辑单元处理指令并将数据送往存储内计算单元;
所述存储器控制单元用于处理存储单元的存储器访问指令;
所述总线接口单元用于连接处理器和外部总线信号。
3.如权利要求2所述的含有存储内计算的处理器,其特征在于,所述存储内计算单元包括存储内计算控制单元和具有存储内计算的存储单元;
所述存储内计算控制单元用于存储器内计算单元的时序控制,所述具有存储内计算的存储单元用于需要进行存储内计算的数据存储和存储内计算逻辑;
所述存储内计算控制单元的第一端与算术逻辑单元相连,存储内计算控制单元的第二端与具有存储内计算的存储单元相连。
4.如权利要求1、2或3所述的含有存储内计算的处理器,其特征在于,所述存储内计算单元与控制运算单元直接相连,不以总线的形式相连。
5.如权利要求4所述的含有存储内计算的处理器,其特征在于,所述具有存储内计算的存储单元包括存储阵列、存储内计算电路和数字辅助逻辑;
所述存储内计算电路用于对从存储阵列中取出的数据进行计算和读写逻辑,包括加法、异或、与、或运算和读写逻辑;所述数字辅助逻辑用于存储阵列的行列选择和从存储阵列中取出的数据的移位运算;所述存储阵列用于存储数据。
6.如权利要求1所述的含有存储内计算的处理器,其特征在于,所述存储单元包括数据存储器和指令存储器;
所述数据存储器用于存储处理器运行时需要和产生的数据,所述指令存储器用于存储处理器运行时需要的指令;
所述数据存储器与存储器控制单元相连;所述指令存储器第一端与取指令单元相连,第二端与存储器控制单元相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910881707.0/1.html,转载请声明来源钻瓜专利网。