[发明专利]一种提高SATA逻辑写性能的预启动方法及其系统

说明书

本发明涉及一种提高SATA逻辑写性能的预启动方法及其系统，属于数据存储技术领域，其中方法包括：S2:存储设备的SATA控制器收到数据包；S3:芯片自动启动数据包的数据传输，把数据包传输到数据缓存中,固件开始分析数据包，配置闪存位置；当开始启动闪存写操作时，数据缓存的数据同时发往数据队列；同时把数据队列的数据发往随机存储器中；同时随机存储器中的数据开始写入到闪存中。通过设置数据缓存，对数据缓存中的数据包分析其在闪存中的闪存位置，在传输数据的同时分析闪存位置，从而使处理数据在时间轴上是并行处理。

技术领域

本发明涉及数据存储技术领域，尤其涉及一种提高SATA逻辑写性能的预启动方法及其系统。

背景技术

SATA（Serial ATA）硬盘，又称串口硬盘，是未来PC机硬盘的趋势，已基本取代了传统的PATA硬盘。SATA的全称是Serial Advanced Technology Attachment，由Intel、APT、Dell、IBM、希捷、迈拓这几大厂商组成的Serial ATA委员会正式确立了Serial ATA 1.0规范，2002年，虽然串行ATA的相关设备还未正式上市，但Serial ATA委员会已抢先确立了Serial ATA 2.0规范。Serial ATA采用串行连接方式，串行ATA总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令（不仅仅是数据）进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。

现有的一种逻辑写系统框架如图1所示，其中Host是主机，Sata controller是数据控制器，DATA FIFO是数据队列，RAM是随机存储器，Nand Flash是闪存。现有的sata数据储存方式如图3所示，host接收到cmd(命令)后，通过分析该cmd的lba(逻辑区块地址)及sectorcnt，然后启动传输，把8k的datafis（ sata协议定义的数据包，最大为8K Byte）传输到satafifo(是Sata controller内部的一片buff，用来缓存data fis)中，然后再把这个8k的datafis传输到主控的ram（内存，随机存储器）中，最后再把这数据传输到flash(FLASH闪存)中。处理流程在时间轴上是串行处理的，基本上没有完全并行处理。尤其在NCQ1的情况下，且命令的sectorcnt比较小的情况下，性能影响尤为严重。

发明内容

本发明的目的一在于提供一种提高SATA逻辑写性能的预启动方法，具有使分析数据包在闪存中的闪存位置与传输数据包并行的优点。

本发明的上述目的一是通过以下技术方案得以实现的：

一种提高SATA逻辑写性能的预启动方法，所述方法包括：S2: 存储设备的SATA控制器收到数据包；

S3: 芯片自动启动数据包的数据传输，把数据包传输到数据缓存中,固件开始分析数据包，配置闪存位置；当开始启动闪存写操作时，数据缓存的数据同时发往数据队列；同时把数据队列的数据发往随机存储器中；同时随机存储器中的数据开始写入到闪存中。

进一步的，在所述步骤S2之前，在所述步骤S2之前，还包括S1：主机发送命令到存储设备；在所述步骤S3之后，还包括S4:当数据缓存中的数据都传空后，返回步骤S1。

本发明的目的二在于提供一种提高SATA逻辑写性能的预启动系统，具有使分析数据包在闪存中的闪存位置与传输数据包并行的优点。

本发明的上述目的二是通过以下技术方案得以实现的：

一种提高SATA逻辑写性能的预启动系统，包括依次设置的数据队列、随机存储器和闪存，其特征在于，所述数据队列之前还设有数据缓存，所述数据缓存用于缓存数据包，供固件分析数据包，配置闪存位置。

进一步的，所述系统还包括主机，所述主机用于向所述数据缓存发送数据包。