[发明专利]集成电路器件及其形成方法

说明书

本文提供了具有互连结构的集成电路器件和用于形成集成电路器件的方法的实例，互连结构包括掩埋互连导体。在一些实例中，该方法包括：接收衬底，该衬底包括从衬底的剩余部分延伸的多个鳍。在多个鳍之间形成间隔件层，并且在多个鳍之间的间隔件层上形成掩埋互连导体。在多个鳍之间的掩埋互连导体上形成一组覆盖层。穿过一组覆盖层蚀刻接触凹槽，接触凹槽暴露掩埋互连导体，并且在接触凹槽中形成接触件，该接触件电耦合到掩埋互连导体。

技术领域

本发明的实施例涉及集成电路器件及其形成方法。

背景技术

半导体工业已经发展到纳米技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本。除了仅仅缩小器件外，电路设计人员正在寻求新的结构以提供更高的性能。探究的一个途径是开发三维设计，例如鳍式场效应晶体管(FinFET)。可以设想FinFET作为从衬底挤出并进入栅极的典型平面器件。制造示例性FinFET，其具有从衬底向上延伸的薄“鳍”(或鳍结构)。FET的沟道区形成在该垂直鳍中，并且栅极设置在鳍的沟道区上(例如，包裹)。栅极包裹鳍增加了沟道区和栅极之间的接触面积，并允许栅极从多个侧面控制沟道。这可以通过多种方式实现，并且在一些应用中，FinFET提供减小的短沟道效应、减少的泄漏和更高的电流。换句话说，它们可以比平面器件更快、更小、更有效。

为了电耦合FinFET和其他器件，集成电路可以包括互连结构，其中一层或多层导线电耦合到器件。整个电路尺寸和性能可取决于导线以及电路器件的数量和尺寸。

发明内容

本发明的实施例提供了一种形成集成电路器件的方法，包括：接收工件，所述工件包括衬底和从所述衬底延伸的多个鳍；在所述多个鳍之间形成间隔件层；在所述间隔件层上和所述多个鳍之间形成掩埋互连导体；在所述多个鳍之间的所述掩埋互连导体上形成一组覆盖层；穿过所述一组覆盖层形成接触凹槽，所述接触凹槽暴露所述掩埋互连导体以及在所述接触凹槽中形成导电部件，所述导电部件电耦合到所述掩埋互连导体。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：形成从衬底延伸的鳍元件；邻近所述鳍元件沉积晶种层；在所述晶种层上方选择性地形成第一金属层；在所述半导体器件上方沉积一组介电覆盖层，包括在所述第一金属层上方沉积一组介电覆盖层；在所述鳍元件的端部上方形成源极/漏极区；以及形成与所述源极/漏极区和所述第一金属层接触的第二金属层。

本发明的又一实施例提供了一种集成电路器件，包括：衬底，所述衬底包括多个鳍，其中，所述多个鳍的第一鳍包括源极/漏极部件；间隔件层，设置在所述多个鳍之间；互连导体，设置在所述多个鳍之间并且沿着所述多个鳍的侧壁，使得所述互连导体位于所述源极/漏极部件下方，并且使得所述间隔件层将所述互连导体与所述第一鳍分隔开；一组覆盖层，设置在所述互连导体上；以及接触件，耦合到所述源极/漏极部件，其中，所述接触件延伸穿过所述一组覆盖层以耦合到所述互连导体。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B是根据本发明的各个方面的制造具有掩埋导线的集成电路工件的方法的流程图。

图2至图11是根据本发明的各个方面的经历制造方法的工件的立体图。

图12至图14是根据本发明的各个方面的穿过源极/漏极区截取的工件的横截面图示。

图15是根据本发明的各个方面的穿过栅极区截取的工件的横截面图示。

图16至图19是根据本发明的各个方面的穿过源极/漏极区截取的工件的横截面图示。

图20是根据本发明的各个方面的图19中所示的工件的俯视图。

具体实施方式