[发明专利]采用AXI总线接口的RTL代码自动化验证装置及方法

说明书

本发明公开了一种采用AXI总线接口的RTL代码自动化验证装置及方法，属于FPGA仿真领域，该装置包括：用于使用脚本语言自动生成各包含AXI总线接口的RTL代码的Testbench仿真文件的仿真文件生成模块；用于调取预设TCL指令，以调用Vivado仿真环境对仿真文件开始仿真的仿真控制开始模块；用于在满足仿真结束条件时，发出仿真停止TCL指令，以使Vivado仿真环境停止仿真的仿真结束控制模块及用于调用脚本语言将保存在本地的仿真输出文件中的数据与预设数据对比，以验证各RTL代码正确性的仿真结果验证模块。本发明实现了自动生成仿真文件、仿真开始、仿真结束及数据比对等一键化操作，有效缩短仿真操作时间。

技术领域

本发明属于FPGA仿真技术领域，更具体地，涉及一种采用AXI总线接口的RTL代码自动化验证装置及方法。

背景技术

AXI(Advanced eXtensible Interface)是一种ARM公司提出的总线协议和接口，它是一种面向高性能、高带宽及低延迟的片内总线，可以满足超高性能和复杂的片上系统设计需求。在FPGA开发中，AXI接口可以用来进行内部模块间或者与外部CPU等数字芯片间的大量数据传输。同时在较大规模FPGA开发中，RTL代码仿真作为必不可少的重要环节可以有效的定位代码中存在的问题和错误。在传统的仿真方法中，需要开发人员涉及较多的手动开发环节，例如设计编写仿真文件、添加仿真激励、添加仿真波形及观察对比仿真波形等，才能对代码的功能正确性进行验证。在FPGA设计中，当某个模块采用AXI接口时往往涉及大量数据传输，若采用传统的仿真方法，需要对各个模块手动编写不同的仿真文件，同时添加AXI总线接口的仿真波形，通过肉眼逐帧判断总线波形上各个数据是否正确。此过程较为繁琐，耗时较长，同时容易引入人为误判。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提出了一种采用AXI总线接口的RTL代码自动化验证装置及方法，由此解决现有验证方法中涉及较多人为手动操作而存在的过程繁琐、耗时较长及容易误判的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种采用AXI总线接口的RTL代码自动化验证装置，包括：仿真文件生成模块、仿真控制开始模块、仿真结束控制模块及仿真结果验证模块；

所述仿真文件生成模块，用于使用脚本语言自动生成各RTL代码的Testbench仿真文件，其中，各所述RTL代码为采用AIX总线接口的RTL代码；

所述仿真控制开始模块，用于调取预设的TCL指令，以调用Vivado仿真环境对所述仿真文件开始仿真操作；

所述仿真结束控制模块，用于在满足仿真结束条件时，发出仿真停止TCL指令，以使所述Vivado仿真环境停止仿真；

所述仿真结果验证模块，用于调用所述脚本语言将保存在本地的仿真输出文件中的数据与预设的标准数据对比，并根据对比结果验证各所述RTL代码的正确性。

优选地，所述仿真文件生成模块包括：

仿真文件模板预设模块，用于在Python脚本语言中预设通用仿真文件模板；

端口例化模块，用于针对各所述RTL代码，检测各所述RTL代码中各端口名称，并将各所述RTL代码的端口例化在与之对应的Testbench仿真文件中；

仿真文件生成子模块，用于将预设的所述通用仿真文件模板写入各所述RTL代码对应的Testbench仿真文件中，其中，各所述RTL代码在编写时输入数据接口和输出数据接口均使用标准AXI总线协议。

优选地，预设的所述通用的仿真文件模板包括：仿真时钟生成Task、产生仿真开始激励、AXI接口导入输入数据Function及AXI接口导入输入数据Task和AXI接口保存输出数据Function及AXI接口保存输出数据Task。