[发明专利]一种封装高速信号过孔优化设计方法

说明书

本发明公开了一种封装高速信号过孔优化设计方法，包括：（1）、对过孔连接盘的最小孔径进行设计；（2）、对过孔反焊盘的盘径进行设计；（3）、对过孔反焊盘的深度进行设计；（4）依据上述设计确定封装高速信号孔盘结构。针对封装引脚BGA焊盘位置的阻抗不连续特性，综合过孔连接盘盘径、过孔反盘盘径、过孔反盘深度等多维参数进行过孔阻抗扫描，优化确定封装高速信号孔盘结构，可以有效提高封装高速信号过孔阻抗，降低封装高速信号回波损耗，改善封装高速信号传输特性。

技术领域

本发明属于集成电路芯片封装的技术领域，具体涉及一种封装高速信号过孔优化设计方法。

背景技术

超大规模集成电路（Very Large Scale Integration Circuit，VLSI），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。超大规模集成电路芯片随着集成度、工作频率、运算性能的不断提升，芯片运行需要的功耗也逐渐提高。与此同时，芯片工作电压随着工艺制程的进步而不断降低，导致芯片工作电压的容限也随之减小，为了确保芯片稳定可靠运行，电源分配系统面临严峻的挑战。

芯片封装，是安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装是芯片的有效载体，是高速信号传输通道必不可分的一个环节，而高速信号过孔受孔盘结构制约，是封装内最易引起阻抗不连续的位置。目前通过对封装高速信号过孔进行设计上的优化，来实现降低阻抗不连续性、提升封装传输特性的目的，是该领域业界研究的热点。

现有技术中，文献（Electrical Analysis and Design of Differential PairsUsed in High-Speed Flip-Chip BGA Packages，2006 17th International ZurichSymposium on Electromagnetic Compatibility，578-581）中讨论了一种BGA封装过孔设计方法，通过减小过孔盘径、增大过孔反焊盘盘径，可以有效降低封装高速信号反射损耗，提高信号完整性。但是，采用上述文献的方法，在封装过孔盘径与反焊盘盘径的尺寸选取方面是采用固定值设计，同时没有考虑过孔反焊盘深度对过孔阻抗的影响，在封装层数较多的情况下，不能结合封装过孔多维参数协同分析，因而存在缺陷，需要进一步深入研究改进。

发明内容

本发明的目的是为了解决上述问题，提供一种封装高速信号过孔优化设计方法。

为了达到上述发明目的，本发明采用以下技术方案：

一种封装高速信号过孔优化设计方法，包括：

（1）、对过孔连接盘的最小孔径进行设计；

（2）、对过孔反焊盘的盘径进行设计；

（3）、对过孔反焊盘的深度进行设计；

（4）依据上述设计确定封装高速信号孔盘结构。

在封装高速信号过孔优化设计中，考虑分析孔盘物理结构特性对过孔阻抗特性的影响，针对过孔连接盘盘径、过孔反焊盘盘径、过孔反焊盘深度三种参数进行优化设计。

进一步的，所述对过孔连接盘的最小孔径进行设计具体为：根据封装过孔孔径以及封装工艺特性来确定所述对过孔连接盘的最小孔径。

进一步的，所述对过孔反焊盘的盘径进行设计具体为：固定过孔连接盘的盘径与过孔反焊盘深度初始值，针对所述过孔连接盘的盘径进行阻抗参数扫描，确定所述过孔反焊盘的盘径的最优值。

进一步的，所述过孔反焊盘深度初始值为根据当前封装基板叠层中采用过孔反焊盘的深度能够达到的最大值。