[发明专利]一种穿墙成像雷达双基频三通道时基控制电路

权利要求书

1.一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：包括FPGA时序控制电路、可编程时序控制电路、系统时钟电路、参考时钟电路和三路并联设置的延时脉冲输出电路；

所述FPGA时序控制电路包括FPGA模块，所述FPGA模块与系统时钟电路电连接，所述FPGA模块包括：

初始脉冲输出端，用于输出初始脉冲，所述初始脉冲的延时时间间隔△T等于一个所述系统时钟周期；

一个10位延时控制数据端，用于输出延时数据；

一个6位微调控制数据端、用于输出微调数据；

选通信号输出端，用于输出控制所述三路延时脉冲输出电路选通的通道选通信号；

所述可编程时序控制电路，包括：ECL调理电路、可编程延时芯片和微调DAC芯片，所述10位延时控制数据端通过数据总线与所述延时芯片电连接，所述6位微调控制数据端也通过数据总线与所述微调DAC芯片电连接；

所述参考时钟电路和所述初始脉冲输出端电连接至所述ECL调理电路，所述ECL调理电路用于将所述初始脉冲进行ECL电平转换并与参考时钟同步；

所述ECL调理电路还包括一个用于输出第二循环延时脉冲的第二循环延时输出端，所述第二循环延时脉冲的延时间隔△t等于一个所述参考时钟周期，且延时间隔△T是延时间隔△t的整数倍；

所述可编程延时芯片包括：

一个与所述第二循环延时输出端电连接的延时脉冲输入端；

一个微调数据端口，与所述微调DAC芯片的微调数据输出端电连接，用于接收所述微调DAC芯片输出的微调数据；

一个延时脉冲输出端，用于输出第三循环延时脉冲，所述第三循环延时脉冲的延时间隔为Δτ，延时间隔△t为延时间隔△τ的整数倍，所述延时脉冲输出端分别与三路延时脉冲输出电路电连接。

2.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述所述FPGA模块通过I2C接口与上位机通信。

3.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述参考时钟电路是ECL差分时钟电路。

4.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：初始脉冲输出端包括第一输出端和第二输出端，所述第一输出端与所述ECL调理电路电连接，第二输出端与所述参考时钟电路通过第一同步电路与参考脉冲输出电路电连接，所述参考脉冲输出电路用于输出同步的初始脉冲。

5.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述延时脉冲输出端与所述参考时钟电路通过第二同步电路与所述延时脉冲输出电路电连接。

6.如权利要求1所述的一种穿墙成像雷达双基频三通道时基控制电路，其特征在于：所述延时脉冲输出电路包括用于将所述延伸脉冲转换成差分信号的差分驱动器和用于将所述差分信号合成为单脉冲输出的脉冲驱动器。