[发明专利]真随机数发生器

说明书

本发明公开了一种真随机数发生器，该真随机数发生器包括低频时钟单元，所述低频时钟单元具有慢振荡器，该慢振荡器包括：跨阻放大器、迟滞比较器、电荷泵、跨导放大器、第一电容以及电压缓冲器。跨阻放大器包括：运算放大器、第一电阻、第二电阻、第三电阻以及第四电阻。该真随机数发生器的jitter值在低频时钟输出频率确定的情况下只与跨阻放大器的噪声电阻、噪声带宽、噪声电压增益这三个参数相关，在噪声电阻和噪声带宽在比较小的情况下，通过增大噪声电压增益得到比较大的噪声电压标准差，即可以设计出比较大的低频时钟jitter，增大随机数的性能，并且可以减少电路的功耗和面积。

技术领域

本发明是关于电路设计领域，特别是关于一种真随机数发生器。

背景技术

随着大数据和5G技术的快速发展，数据安全变得越来越重要，而保障数据安全的最好方式之一是运用密码学对数据进行加密处理。在密码学应用中，无论是密码算法中密钥的生成或是密码协议中特定变量的随机初始化，都需要用到真随机数源。真随机数在统计学上具有随机性，包括时间上的独立性和空间上的均匀性，还具有不可重复性和不可预测性。随机数主要应用于密码算法协处理器中的密钥、身份认证和数字签名等，这些都需要真随机数发生器输出的随机系列具有熵源高，功耗低，面积小等特点。

真随机数电路结构如图1所示，电路由低频时钟单元1、高频时钟单元2、D触发器3、后处理单元4等电路构成。在真随机数电路设计过程中，通常要求低频时钟单元1中慢振荡器的jitter(抖动标准差)值在高频时钟单元2的高振荡器周期的10～20倍之间，以提高真随机数发生器的抗干扰能力以及输出序列的随机性能，低频时钟单元1中的慢振荡器的jitter值与随机数的随机性能正相关。

发明人在实现本发明的过程中发现，目前通常会采用增大低频时钟单元1的噪声电阻和噪声带宽来将低频时钟单元1中的慢振荡器的jitter值变大从而提高随机数的随机性能，但是增大噪声电阻会导致电路面积增加，增大噪声带宽会导致电路的功耗增加。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种真随机数发生器，其能够保证低频时钟有足够的jitter值和随机性的前提下，减少电路的面积和功耗。

为实现上述目的，本发明提供了一种真随机数发生器，该真随机数发生器包括低频时钟单元，所述低频时钟单元具有慢振荡器，该慢振荡器包括：跨阻放大器、迟滞比较器、电荷泵、跨导放大器、第一电容以及电压缓冲器。

跨阻放大器包括：运算放大器、第一电阻、第二电阻、第三电阻以及第四电阻。运算放大器的正输入端和负输入端之间存在失调电压；第一电阻的一端与所述运算放大器的正输入端相连，在所述第一电阻和所述运算放大器之间存在寄生电容；第二电阻的一端与所述运算放大器的负输入端相连；第三电阻的一端与所述运算放大器的输出端相连，所述第三电阻的另一端与所述第二电阻的另一端相连；第四电阻的一端与所述第二电阻的该另一端相连，所述第四电阻的另一端与所述第一电阻的另一端相连。

迟滞比较器的正输入端与所述运算放大器的输出端相连；电荷泵的一端与所述迟滞比较器的输出端相连；跨导放大器的正输入端与所述电荷泵的另一端相连，所述跨导放大器的输出端连接在所述第二电阻和所述第三电阻之间；第一电容的一端接地，所述第一电容的另一端与所述跨导放大器的正输入端相连；电压缓冲器的输出端连接在所述第一电阻和所述第四电阻之间，所述电压缓冲器的输出端还与所述跨导放大器的负输入端相连，所述电压缓冲器用于输出第一电压信号；其中，第二电压信号输入至所述迟滞比较器的负输入端，所述迟滞比较器的输出端输出低频时钟信号，所述跨阻放大器的噪声电压增益值设置在100～200之间，其中，所述噪声电压增益为所述第三电阻与所述第四电阻的比值。

在本发明的一实施方式中，所述跨阻放大器的输入阻抗与所述第四电阻的比值设置在2-20之间。