[发明专利]考虑多输入切换的操作时序分析装置和方法

说明书

提供一种考虑多输入切换(MIS)的半导体器件的操作时序分析装置，包括：时序输入单元，其生成构成半导体器件的多个单元中的每一个的MIS模型；以及MIS分析器，其接收多个单元中的每一个的时序数据并基于MIS模型和时序数据动态地计算MIS系数。

相关申请的交叉引用

要求于2019年1月25日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2019-0009811号的优先权，其主题通过引用结合于此。

技术领域

本发明构思的实施例涉及提供与包括提供多输入切换(MIS)的元件或组件的半导体器件有关的操作时序分析的装置和方法。

背景技术

当代半导体器件在其设计、性能表征、制造和操作方面非常复杂。各种各样的电信号在各种电路、子电路、组件、电路元件等(以下统称为“元件”)之间被产生、传输、路由和接收(以下统称为“通信”)。示例性半导体元件至少包括诸如与、与非、或、或非门的逻辑元件，以及它们的组合(例如，所谓的“与-或-反相”或“AOI”门)。

一些半导体元件仅接收单个信号输入(单输入切换或SIS)，而其他半导体元件接收多个信号输入(多输入切换或MIS)。这里，许多MIS元件包括响应于一个或多个信号并行操作的多个晶体管。一般而言，与MIS元件相关联的信号延迟比与SIS元件相关联的信号延迟短。

考虑到当代半导体器件的设计中所涉及的总体复杂性，在该过程中许多自动化工具被使用并不奇怪。在这种电子设计自动化(EDA)工具中，必须理解各种信号传播考虑因素和信号时序关系以改善所得半导体器件的整体性能。不幸的是，许多半导体元件(例如，逻辑单元)的许多信号性能分析基于SIS元件行为预测做出假设。因此，由这些假设引起的分析可能无法准确反映MIS元件的实际操作。在极端情况下，没有被很好理解和没有被充分设计的半导体性能可能导致操作失败(例如，信号保持时间失败)。

发明内容

本发明构思的实施例提供了对半导体器件中的多输入切换(MIS)元件(例如，逻辑门或单元)进行建模的装置和方法。

本发明构思的实施例提供了一种半导体器件的MIS分析装置和方法，其能够通过在分析半导体器件的操作时序时使用基于图形的分析(GBA)方法精确地反映MIS分析来提高操作时序分析的准确度和效率。

根据本发明构思的实施例的包括MIS元件的半导体器件的操作时序分析装置包括时序输入单元和MIS分析器。时序输入单元生成构成半导体器件的多个单元中的每一个单元的MIS模型。MIS分析器接收多个单元中的每个单元的时序数据，并基于MIS模型和时序数据动态地计算MIS系数。

根据本发明构思的实施例的用于考虑MIS效应的半导体器件的操作时序分析装置包括静态时序分析(STA)模块和MIS分析器。STA模块生成构成半导体器件的多个单元中的每个单元的时序数据。MIS分析器接收多个单元中的每个单元的MIS模型，并基于MIS模型和时序数据动态地计算MIS系数。

根据本发明构思的实施例的包括MIS元件的半导体器件的操作时序分析方法包括：生成多个MIS元件中的每一个的模型；生成时序数据而不考虑每个MIS元件的MIS效应；基于MIS模型和时序数据计算每个MIS元件的MIS系数；并且基于MIS系数对每个MIS元件执行考虑了MIS效应的STA。

附图说明

图1是示出根据本发明构思的实施例的精确地反映MIS效应的半导体器件的操作时序分析装置的框图。

图2是概述在一个示例中分析反映MIS效应的半导体器件的操作时序的方法的流程图。

图3是在一个示例中示出用于MIS模型生成器的驱动方法的概念图。

图4是在一个示例中示出用于MIS分析器的驱动方法的另一概念图。