[发明专利]像素电路

权利要求书

1.一种像素电路，其特征在于，包括：

一发光单元，具有一阳极端与一阴极端，所述发光单元之所述阴极端连接至一系统低电压；

一驱动晶体管，具有一第一端、一第二端与一栅极端；

一第一开关，具有一第一端、一第二端与一控制端，所述第一开关之所述第一端电性耦接至所述驱动晶体管之所述第二端，所述第一开关之所述第二端电性耦接至所述发光单元之所述阳极端；

一第二开关，具有一第一端、一第二端与一控制端，所述第二开关之所述第一端电性耦接至一第一系统高电压，所述第二开关之所述第二端电性耦接至所述驱动晶体管之所述第一端；

一第三开关，具有一第一端、一第二端与一控制端，所述第三开关之所述第一端电性耦接至所述一第二系统高电压，所述第三开关之所述第二端电性耦接至所述驱动晶体管之所述第一端；

一电容，具有一第一端与一第二端，所述电容之所述第一端电性耦接至所述驱动晶体管之所述栅极端；

一第四开关，具有一第一端、一第二端与一控制端，所述第四开关之所述第一端电性耦接至一数据电压，所述第四开关之所述第二端电性耦接至所述电容之所述第二端；

一第五开关，具有一第一端、一第二端与一控制端，所述第五开关之所述第一端电性耦接至所述电容之所述第二端，所述第五开关之所述第二端电性耦接至一保持电压；

一第六开关，具有一第一端、一第二端与一控制端，所述第六开关之所述第一端电性耦接至所述电容之所述第一端；

一第七开关，具有一第一端、一第二端与一控制端，所述第七开关之所述第一端电性耦接至所述第六开关之所述第二端，所述第七开关之所述第二端电性耦接至一重置电压；

一第八开关，具有一第一端、一第二端与一控制端，所述第八开关之所述第一端电性耦接至所述第七开关之所述第一端，所述第八开关之所述第二端电性耦接至所述第一开关之所述第一端；

一第九开关，具有一第一端、一第二端与一控制端，所述第九开关之所述第一端与所述第九开关之所述控制端电性耦接，所述第九开关之所述第二端电性耦接至所述发光组件之所述阳极端，

其中所述第七开关之所述控制端与一第一控制讯号耦接，所述第三开关、所述第四开关、所述第六开关与所述第八开关之所述控制端与一第二控制讯号耦接，所述第一开关、所述第二开关、所述第五开关之所述控制端与一发光控制讯号耦接。

2.根据权利要求1所述的像素电路，其特征在于，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关、所述第八开关与所述第九开关可以是晶体管。

3.根据权利要求1所述的像素电路，其特征在于，所述发光组件包含一有机发光二极管。

4.根据权利要求1所述的像素电路，其特征在于，所述像素电路操作于一重置期间时，所述第一控制讯号处于开启电压位准，所述第二控制讯号处于开启电压位准，所述发光控制讯号处于关闭电压位准。

5.根据权利要求1所述的像素电路，其特征在于，所述像素电路操作于一补偿与数据写入期间时，所述第一控制讯号处于关闭电压位准，所述第二控制讯号处于开启电压位准，所述发光控制讯号处于关闭电压位准。

6.根据权利要求1所述的像素电路，其特征在于，所述像素电路操作于一发光期间时，所述第一控制讯号处于关闭电压位准，所述第二控制讯号处于关闭电压位准，所述发光控制讯号处于开启电压位准。

7.根据权利要求1所述的像素电路，其特征在于，所述第一系统高电压与所述第二系统高电压彼此独立。

8.根据权利要求1所述的像素电路，其特征在于，所述保持电压与所述重置电压彼此独立。