[发明专利]一种指令流水线处理方法、系统、设备及计算机存储介质有效
申请号: | 201910832252.3 | 申请日: | 2019-09-04 |
公开(公告)号: | CN110688160B | 公开(公告)日: | 2021-11-19 |
发明(设计)人: | 周玉龙;刘同强;邹晓峰 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王雨 |
地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 指令 流水线处理 方法 系统 设备 计算机 存储 介质 | ||
本申请公开了一种指令流水线处理方法、系统、设备及计算机存储介质,获取目标指令集;获取目标预测结果,目标预测结果为对目标指令集的跳转方式进行预测后得到的结果;按照目标预测结果,对目标指令集进行流水线处理;判断是否接收到流水线冲刷请求,若是,则对应保存目标指令集及相应的流水线处理结果,以基于流水线处理结果对目标指令集再次进行流水线处理。本申请提供的一种指令流水线处理方法、系统、设备及计算机可读存储介质,对应保存目标指令集及相应的流水线处理结果,从而后续在再次对目标指令集进行处理时,可以直接使用保存的流水线处理结果进行流水线处理,可以提高对指令的流水线处理效率。
技术领域
本申请涉及计算机技术领域,更具体地说,涉及一种指令流水线处理方法、系统、设备及计算机存储介质。
背景技术
当前,在服务器等设备中,为了提高CPU(Central Processing Unit,中央处理器)的运算效率和指令执行的并行性,可以设置CPU以流水线的方式处理指令。以RISC-V(Reduced Instruction Set Computer FIVE,第五代精简指令集)架构的流水线为例,可以将指令执行通道分成5个单元,通道中流水线的每个单元之间使用级间寄存器来存放相应的控制信号和数据,对应的流水线结构分别为取指(Ifetch)、译码(Dec)、执行(Exec)、存储器操作(Mem)和写回寄存器(WB),CPU需按照流水线结构对指令进行处理。
然而,在流水线的取指阶段无法得知条件跳转的结构是跳还是不跳,因此CPU只能进行预测,而到了流水线的末端才能够通过实际的运算得知该分支是真的该跳还是不该跳,如果发现真实的结果与预测的结果不相符,则意味着预测失败,需要将所有预取的错误指令全部丢弃掉,并重取正确的指令流进行处理,也即需进行流水线冲刷处理,由此使得CPU对指令进行流水线处理的效率较低。
综上所述,如何提高对指令进行流水线处理的效率是目前本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种指令流水线处理方法,其能在一定程度上解决如何提高对指令进行流水线处理的效率的技术问题。本申请还提供了一种指令流水线处理系统、设备及计算机可读存储介质。
为了实现上述目的,本申请提供如下技术方案:
一种指令流水线处理方法,包括:
获取目标指令集;
获取目标预测结果,所述目标预测结果为对所述目标指令集的跳转方式进行预测后得到的结果;
按照所述目标预测结果,对所述目标指令集进行流水线处理;
判断是否接收到流水线冲刷请求,若是,则对应保存所述目标指令集及相应的流水线处理结果,以基于所述流水线处理结果对所述目标指令集再次进行流水线处理。
优选的,所述对应保存所述目标指令集及相应的流水线处理结果之后,还包括:
获取待运行指令集;
判断所述待运行指令集是否与所述目标指令集吻合;
若所述待运行指令集与所述目标指令集吻合,则根据所述流水线处理结果对所述待运行指令集进行流水线处理目标预测结果;
若所述待运行指令集与所述目标指令集不吻合,则直接对所述待运行指令集进行流水线处理目标预测结果。
优选的,所述对应保存所述目标指令集目及相应的流水线处理结果,包括:
获取所述目标指令集的PC值、流水线处理结果及指令编码;
按照预设格式对应保存所述目标指令集及所述流水线处理结果;
所述预设格式中的元素类型包括流水线处理结果、指令编码、PC值;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910832252.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:神经网络任务处理系统
- 下一篇:周边硬件的操作方法与操作系统