[发明专利]移位寄存器及其驱动方法、栅极驱动电路、显示面板

权利要求书

1.一种移位寄存器，其特征在于，包括第一移位寄存单元和第二移位寄存单元，所述第一移位寄存单元与所述第二移位寄存单元共用第一下拉电路，其中，

所述第一移位寄存单元还包括第一输出电路，所述第一输出电路与第一上拉节点、第一输出端和第一时钟端相连，所述第一输出端通过单向隔离电路连接所述第一下拉电路，所述第一输出电路用于根据所述第一上拉节点的电位和所述第一时钟端的第一时钟信号控制所述第一输出端输出第一输出信号；

所述第二移位寄存单元还包括第二输出电路，所述第二输出电路与第二上拉节点、第二输出端和第二时钟端相连，所述第二输出端连接所述第一下拉电路，所述第二输出电路用于在所述第一输出端输出第一输出信号时通过所述第二输出端同时输出所述第一输出信号，并根据所述第二上拉节点的电位和所述第二时钟端的第二时钟信号控制所述第二输出端保持输出所述第一输出信号；

所述第一下拉电路包括第一晶体管和第二晶体管，所述第一晶体管的第一极与所述第二晶体管的第一极相连，并与所述单向隔离电路和所述第二输出端相连，所述第一晶体管的第二极与所述第二晶体管的第二极相连，并与第五电源相连，所述第一晶体管的控制极与第一下拉节点相连，所述第二晶体管的控制极与第二下拉节点相连。

2.根据权利要求1所述的移位寄存器，其特征在于，

所述第一移位寄存单元还包括第一控制电路，所述第一控制电路分别与第一上拉节点、第一下拉节点、第一电源和第三电源相连，所述第一控制电路用于将所述第一电源的电位写入所述第一下拉节点，或者在所述第一上拉节点的控制下，将所述第一下拉节点的电位下拉至所述第三电源的电位；

所述第二移位寄存单元还包括第二控制电路，所述第二控制电路分别与第二上拉节点、第二下拉节点、第二电源和所述第三电源相连，所述第二控制电路用于将所述第二电源的电位写入所述第二下拉节点，或者在所述第二上拉节点的控制下，将所述第二下拉节点的电位下拉至所述第三电源的电位；

其中，所述第一下拉电路的第一控制端与所述第一下拉节点相连，所述第一下拉电路的第二控制端与所述第二下拉节点相连。

3.根据权利要求2所述的移位寄存器，其特征在于，

所述第一移位寄存单元还包括第三下拉电路，所述第三下拉电路与第一上拉节点、第一下拉节点和第二下拉节点相连，所述第三下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第一上拉节点进行初始化；

所述第二移位寄存单元还包括第四下拉电路，所述第四下拉电路与第二上拉节点、所述第一下拉节点和所述第二下拉节点相连，所述第四下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，对所述第二上拉节点进行初始化。

4.根据权利要求2或3所述的移位寄存器，其特征在于，其中，所述第一电源与所述第二电源交替工作。

5.根据权利要求2所述的移位寄存器，其特征在于，所述第一移位寄存单元还包括级联输出电路和第二下拉电路，所述级联输出电路与第三时钟端、第一上拉节点和级联输出端相连，所述级联输出电路用于根据所述第一上拉节点的电位和所述第三时钟端的第三时钟信号控制所述级联输出端输出级联输出信号，所述第二下拉电路与所述级联输出端相连，所述第二下拉电路的第一控制端与第一下拉节点相连，所述第二下拉电路的第二控制端与第二下拉节点相连，所述第二下拉电路用于在所述第一下拉节点或所述第二下拉节点的控制下，下拉所述级联输出端的电位。