[发明专利]封装结构在审

申请号：	201910813230.2	申请日：	2019-08-30
公开（公告）号：	CN110890339A	公开（公告）日：	2020-03-17
发明（设计）人：	陈韦志;郭宏瑞;胡毓祥;廖思豪;王博汉;朱永祺;卓鸿钧	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L23/488	分类号：	H01L23/488;H01L21/60
代理公司：	南京正联知识产权代理有限公司 32243	代理人：	顾伯兴
地址：	中国台湾新竹科***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	封装结构
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种封装结构包括半导体管芯及重布线路结构。所述重布线路结构设置在所述半导体管芯上并电连接到所述半导体管芯，且包括图案化导电层、介电层及层间膜。所述介电层设置在所述图案化导电层上。所述层间膜夹置在所述介电层与所述图案化导电层之间，其中所述图案化导电层通过所述层间膜与所述介电层分离。

技术领域

本揭露实施例是有关于一种封装结构及其制造方法。

背景技术

半导体器件及集成电路通常是在单个半导体晶片上制成。晶片的管芯可以晶片级(wafer level)来与其他半导体器件或管芯一起进行处理及封装，且已针对晶片级封装(wafer level packaging)开发了各种技术(例如，形成重布线路结构/层)。另外，这种封装可在切割(dicing)之后进一步整合到半导体衬底或载体。

发明内容

本揭露实施例提供一种封装结构包括半导体管芯及重布线路结构。所述重布线路结构设置在所述半导体管芯上并电连接到所述半导体管芯，且包括图案化导电层、介电层及层间膜。所述介电层设置在所述图案化导电层上。所述层间膜夹置在所述介电层与所述图案化导电层之间，其中所述图案化导电层通过所述层间膜与所述介电层分离。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的方面。注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图15是根据本公开一些实施例的封装结构的制造方法中各种阶段的示意性剖视图。

图16是示出根据本公开一些实施例的制造封装结构的方法的流程图。

图17及图18是示出根据本公开一些实施例的制造封装结构的重布线路结构/层的方法的流程图。

图19是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图20是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图21至图32是根据本公开一些实施例的封装结构的制造方法中各种阶段的示意性剖视图。

图33是示出根据本公开一些实施例的制造封装结构的重布线路结构/层的方法的流程图。

图34是根据本公开一些示例性实施例的封装结构的示意性剖视图。