[发明专利]金属层的形成和原位蚀刻工艺

说明书

本发明实施例涉及一种半导体器件和一种制造半导体结构的方法。方法包括在衬底中形成开口和在开口中沉积共形金属层。沉积包括执行一个或多个沉积循环。沉积包括将第一前体流入沉积室中和净化沉积室以去除至少一部分第一前体。方法还包括将第二前体流入沉积室中以形成共形金属层的子层和净化沉积室以去除至少一部分第二前体。方法还包括执行金属卤化物蚀刻(MHE)工艺，工艺包括将第三前体流入沉积室中。本发明实施例涉及金属层的形成和原位蚀刻工艺。

技术领域

本发明实施例涉及金属层的形成和原位蚀刻工艺。

背景技术

半导体集成电路(IC)行业经历了指数级增长。IC材料和设计中的技术进步已经产生了几代IC，其中每一代IC都具有比上一代IC更小和更复杂的电路。在IC的发展过程中，功能密度(例如，每一芯片面积上互连器件的数量)通常会增加，而几何尺寸(例如，可使用制造工艺产生的最小部件或线)却已减小。这种按比例缩小过程通常通过提高生产效率和降低相关成本来提供益处。

发明内容

根据本发明的一些实施例，提供了一种制造半导体结构的方法，所述方法包括：在衬底中形成开口；和在所述开口中沉积共形金属层，其中，所述沉积包括：执行一个或多个沉积循环，包括：将第一前体流入沉积室中；净化所述沉积室以去除至少一部分所述第一前体；将第二前体流入所述沉积室中以形成所述共形金属层的子层；和净化所述沉积室以去除至少一部分所述第二前体；以及执行金属卤化物蚀刻(MHE)工艺，包括将第三前体流入所述沉积室中。

根据本发明的另一些实施例，还提供了一种制造半导体晶体管结构的方法，其中，所述方法包括：在衬底上形成开口；在所述开口中沉积势垒层；使用原子层沉积(ALD)工艺在所述势垒层上沉积功函数层；通过金属卤化物蚀刻(MHE)工艺来原位蚀刻所述功函数层；以及沉积金属层以填充所述开口。

根据本发明的又一些实施例，还提供了一种半导体结构，包括：势垒层，位于衬底上；功函数层，位于所述势垒层，其中，所述功函数层包括金属元素，所述金属元素用在金属卤化物蚀刻(MHE)工艺中以蚀刻所述功函数层；以及金属层，位于所述功函数层上。

附图说明

当与附图一起阅读时，从下面的详细描述可以最好地理解本发明的实施例。应该强调的是，根据工业中的常规实践，各个部件没有被按比例绘制。实际上，为了清楚的说明和讨论，各个部件的尺寸可以被任意增加或减少。

图1-3B是根据一些实施例的半导体结构的视图。

图4是根据一些实施例的半导体晶圆制造系统的配置。

图5是根据一些实施例的使用多循环沉积和蚀刻工艺来形成层的示例性方法的流程图。

图6A-6F是根据一些实施例的半导体结构的截面图。

具体实施方式

以下发明公开为实现所设主题的不同功能提供了不同的实施例或者实例。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本发明可能会在各种实例中重复参考数字和/或字母。这种重复本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同方位。该装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。