[发明专利]一种采用TSV技术的无背电极光电探测器阵列结构及其制备方法

说明书

本发明公开了一种采用TSV技术的无背电极光电探测器阵列结构及其制备方法，包括半导体硅衬底、P+型隔离槽和N+掺杂区；所述P+型隔离槽设置在半导体硅衬底的正面；所述N+掺杂区设置在半导体硅衬底的正面和背面；所述半导体硅衬底正面的P+型隔离槽和N+掺杂区交错间隔设置；所述半导体硅衬底正面的N+掺杂区上设有电极阴极；所述P+型隔离槽上端设有电极阳极；所述半导体硅衬底正面和背面还设有增透膜；所述电极阴极和电极阳极均设置在同一侧；本发明通过将电极设置在同一侧，符合探测器器件轻薄化发展要求，降低生产成本，将半导体硅衬底正面与背面的N+掺杂区采用TSV技术，实现正反面N+掺杂区的连通，有利于载流子收集和减小串扰。

技术领域

本发明涉及一种采用TSV技术的无背电极光电探测器阵列结构及其制备方法，属于半导体光电探测器技术领域。

背景技术

半导体光电探测器阵列通过直接入射光线或者X射线在闪烁体中产生可见光线，在半导体中产生非平衡载流子来检测入射光，衡量光电探测器阵列性能的关键参数包括分辨率、暗电流、信噪比、读出速度以及像素间电荷串扰等。

目前主流的光电探测器采用带有背电极的PIN结构，探测器阳极和阴极分别位于探测器的正面和背面，不利用器件薄型化和降低成本；此外，为减小探测器阵列的串扰，通常采用PN结隔离、深沟槽隔离等技术，效果不佳或工艺难度大。

发明内容

针对上述存在的技术问题，本发明的目的是：提出了一种采用TSV技术的无背电极光电探测器阵列结构及其制备方法，能够降低暗电流，有利于载流子收集和减小串扰，降低生产成本。

本发明的技术解决方案是这样实现的：一种采用TSV技术的无背电极光电探测器阵列结构，包括半导体硅衬底、P+型隔离槽和N+掺杂区；所述P+型隔离槽设置在半导体硅衬底的正面；所述N+掺杂区设置在半导体硅衬底的正面和背面；所述半导体硅衬底正面的P+型隔离槽和N+掺杂区交错间隔设置；所述半导体硅衬底正面的N+掺杂区上设有电极阴极；所述P+型隔离槽上端设有电极阳极；所述半导体硅衬底正面和背面还设有增透膜；所述电极阴极和电极阳极均设置在同一侧。

优选的，所述增透膜采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构。

优选的，所述增透膜的厚度为50－100nm。

优选的，所述半导体硅衬底分为N－type硅衬底和P－type硅衬底。

优选的，所述半导体硅衬底正面与背面的N+掺杂区通过垂直通孔连通。

一种采用TSV技术的无背电极光电探测器阵列结构的制备方法，首先，选用合适的半导体硅衬底，采用扩散工艺或者离子注入技术在半导体硅衬底正面掺杂形成P+型隔离槽和N+掺杂区，背面掺杂形成N+掺杂区；然后，在半导体硅衬底正面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构来形成增透膜，背面采用SiN或SiO₂薄膜或SiN/SiO₂双层薄膜结构钝化，厚度控制在50－100nm；接下来，在半导体硅衬底正面同一侧安装电极阴极和电极阳极，完成整个结构的加工。

优选的，所述半导体硅衬底正面与背面的N+掺杂区采用TSV技术，实现正反面N+掺杂区的连通。

由于上述技术方案的运用，本发明与现有技术相比具有下列优点：

本发明的一种采用TSV技术的无背电极光电探测器阵列结构及其制备方法，通过将电极设置在同一侧，符合探测器器件轻薄化发展要求，降低生产成本，将半导体硅衬底正面与背面的N+掺杂区采用TSV技术，实现正反面N+掺杂区的连通，有利于载流子收集和减小串扰。

附图说明

下面结合附图对本发明技术方案作进一步说明：