[发明专利]集成电路、MRAM单元和用于制造存储器件的方法

说明书

一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上方的互连结构。互连结构包括以交替的方式彼此堆叠的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上方的上部金属层。底部电极设置在下部金属层上方并与下部金属层电接触。磁隧道结(MTJ)设置在底部电极的上表面上方。顶部电极设置在MTJ的上表面上方。侧壁间隔件围绕顶部电极的外围。小于整个顶部电极表面与金属通孔直接电接触，金属通孔连接至上部金属层。本发明的实施例还涉及MRAM单元和用于制造存储器件的方法。

技术领域

本发明的实施例涉及集成电路、MRAM单元和用于制造存储器件的方法。

背景技术

许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在没有电源的情况下保留其存储的数据，而易失性存储器在断电时丢失其存储的数据。磁阻式随机存取存储器(MRAM)是优于当前电子存储器的下一代非易失性电子存储器的一种有前景的候选者。与当前的非易失性存储器(诸如闪速随机存取存储器)相比，MRAM通常更快并且具有更好的耐久性。与当前的易失性存储器(诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))相比，MRAM通常具有相似的性能和密度，但功耗更低。

发明内容

本发明的实施例提供了一种集成电路，包括：半导体衬底；互连结构，设置在所述半导体衬底上方，并且包括以交替的方式彼此堆叠的多个介电层和多个金属层，其中，所述多个金属层包括下部金属层和设置在所述下部金属层上方的上部金属层；底部电极，设置在所述下部金属层上方并与所述下部金属层电接触；磁隧道结(MTJ)，设置在所述底部电极的上表面上方；顶部电极，设置在所述磁隧道结的上表面上方，其中，所述顶部电极具有电极顶面；金属通孔，与小于整个所述顶部电极直接电接触；以及其中，所述金属通孔与所述上部金属层的底面电接触。

本发明的另一实施例提供了一种磁阻式随机存取存储器(MRAM)单元，设置在半导体衬底上，所述磁阻式随机存取存储器单元包括：底部电极，设置在所述半导体衬底上方；磁隧道结(MTJ)，设置在所述底部电极上方；顶部电极，设置在所述磁隧道结的上表面上方，其中，所述顶部电极具有电极顶面；金属通孔，与小于整个所述顶部电极直接电接触；以及其中，所述金属通孔与上部金属层的底面电接触。本发明的另一实施例提供了一种用于制造包括存储器阵列区域和外围区域的存储器件的方法，所述存储器阵列区域包括磁阻式随机存取存储器(MRAM)单元，所述方法包括：在介电层的上表面上方形成蚀刻停止层，其中，在存储器阵列区域中，所述蚀刻停止层具有开口，所述开口使第一下层金属线的上表面的至少部分暴露；在所述蚀刻停止层上方形成底部电极层，所述底部电极层向下延伸穿过所述开口，以物理和电连接到所述第一下层金属线；在所述底部电极层上方形成磁隧道结(MTJ)层；在所述磁隧道结层上方形成顶部电极；形成至少围绕所述磁隧道结层和所述顶部电极的间隔件层；使用相同的图案化掩模来蚀刻所述间隔件层以形成通孔开口和沟槽开口，所述通孔开口暴露小于所述顶部电极的整个顶面，所述沟槽开口暴露所述外围区域中的第二下层金属线的上表面；以及在所述通孔开口中形成与所述顶部电极的顶面直接电接触和物理接触的金属通孔，并且在所述外围区域中的所述沟槽开口中形成金属线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了包括MRAM单元的一些实施例的电子存储器件的部分的截面图，该MRAM单元包括磁隧道结(MTJ)。

图1B示出了MRAM单元的截面图，其示出了MRAM单元的通孔和顶部电极之间的未对准。

图2示出了包括MRAM单元的集成电路的一些实施例的截面图。

图3示出了包括MRAM单元的图2的集成电路的一些实施例的顶视图。