[发明专利]具有渐变结深的芯片终端结构及其制造方法

说明书

本发明公开具有渐变结深的芯片终端结构及其制造方法。芯片终端结构围绕器件区设置。芯片终端结构包括JTE区和多个环区，JTE区和多个环区设置在半导体层。半导体层具有第一导电类型并且包括第一面和与第一面相对的第二面，JTE区和多个环区具有第二导电类型并且从第一面朝向第二面的方向延伸。沿器件区朝向芯片终端结构的方向，多个环区中每个环区的结深逐渐减小。本发明还公开用于制造具有渐变结深的芯片终端结构的方法。根据本发明的芯片终端结构具有更低的电场峰值和更均匀的电场分布，能提高半导体器件的反向击穿电压。

技术领域

本发明涉及半导体领域，更具体而言，涉及具有渐变结深的芯片终端结构及其制造方法。

背景技术

在许多应用中，半导体器件、例如碳化硅(SiC)功率器件需要能够承受一定的电压。现有设计利用终端或边缘设计来改善电场特性，提高击穿电压。例如，已经开发出场板、场限环、结终端延伸等设计来改善半导体器件的电压阻断能力。然而，现有设计具有许多缺点，例如电场的分布通常不够理想，在有些位置会出现不期望的电场尖峰，这常会导致器件首先在这些尖峰位置发生击穿。

发明内容

本发明提出具有渐变结深的芯片终端结构及其制造方法，以解决现有技术中上述一个或多个技术问题。

根据本发明的一方面，提供一种具有渐变结深的芯片终端结构。芯片终端结构围绕器件区设置。芯片终端结构包括JTE区和多个环区，JTE区和多个环区设置在半导体层。半导体层具有第一导电类型并且包括第一面和与第一面相对的第二面，JTE区和多个环区具有第二导电类型并且从第一面朝向第二面的方向延伸。沿器件区朝向芯片终端结构的方向，多个环区中每个环区的结深逐渐减小。

根据本发明的另一方面，提供一种具有渐变结深的芯片终端结构。芯片终端结构围绕器件区设置。芯片终端结构包括JTE区和多个环区，JTE区和多个环区设置在半导体层。半导体层具有第一导电类型并且包括第一面和与第一面相对的第二面，JTE区和多个环区具有第二导电类型并且从第一面朝向第二面的方向延伸。沿器件区朝向芯片终端结构的方向，JTE区的结深逐渐减小。

根据本发明的又一方面，提供一种用于制造具有渐变结深的芯片终端结构的方法。该方法包括：提供第一导电类型的半导体层；在半导体层的第一面上形成硬模；对硬模进行图案化处理以得到图案化的硬模，图案化的硬模包括多个硬模透明区，每个硬模透明区包括厚度渐变的硬模；以及利用图案化的硬模作为掩模进行第二导电类型的离子注入，在半导体层中形成结深渐变的多个环区。

根据本发明实施例的具有渐变结深的芯片终端结构及其制造方法具有许多技术优点。例如，根据本发明一个或多个实施例的芯片终端结构，在相同偏压下，电场峰值更小并且电场分布更均匀，由此能改善器件区的半导体器件的电压阻断特性，例如提高反向击穿电压。并且，相比于现有设计，根据本发明的芯片终端结构并不需要增加终端结构的芯片占有面积，这对于控制芯片的制造成本是有利的。根据本发明一个或多个实施例的芯片终端结构的制造方法十分灵活，可通过控制一个或多个工艺参数(例如硬模种类、厚度、对硬模的图案化设计、离子注入能量、剂量等)来灵活控制终端结构的轮廓。这对于工艺兼容性和适用性是有利的，例如可方便地调整工艺参数，优化器件性能。

本发明的其他实施例和更多技术效果将在下文详述。

附图说明

多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定。为方便计，相同或相似的元件在附图中采用相同或相似的附图标记，除非有特别说明，附图中的图不构成比例限制，其中，

图1示出根据本发明的一些实施例的芯片终端结构的结构示意图；

图2示出根据本发明的另一些实施例的芯片终端结构的结构示意图；

图3a示出根据本发明一实施例的芯片终端结构中电场分布的仿真曲线；

图3b示出图3a所例示的仿真曲线的部分例示；