[发明专利]Polar码的速率匹配方法及装置

权利要求书

1.一种速率匹配方法，其特征在于，包括：

获取待编码信息，所述待编码信息的比特数目为K，所述K为正整数；

对所述待编码信息进行极化polar编码，获得编码后的信息；

根据码率R和码率阈值、目标码长和目标码长阈值确定使用的速率匹配方式，所述速率匹配方式为打孔方式或缩短方式，其中，R＝K/M，M为所述目标码长，M为正整数；

根据所确定的速率匹配方式，对所述编码后的信息进行速率匹配。

2.根据权利要求1所述的方法，其特征在于，根据码率R和码率阈值、目标码长和目标码长阈值确定使用的速率匹配方式具体为：

当所述目标码长小于第一码长阈值，以及所述码率R小于或者等于第一码率阈值，则确定速率匹配方式为打孔。

3.根据权利要求1所述的方法，其特征在于，根据码率R和码率阈值、目标码长和目标码长阈值确定使用的速率匹配方式具体为：

当所述目标码长小于第一码长阈值，以及所述码率R大于第二码率阈值，则确定速率匹配方式为缩短。

4.根据权利要求3所述的方法，其特征在于，所述第一码率阈值与所述第二码率阈值相同。

5.根据权利要求2所述的方法，其特征在于，当所述速率匹配方式为打孔，所述打孔方式为根据打孔数目和预设打孔位置，按顺序从前往后对所述编码后的信息进行打孔。

6.根据权利要求3所述的方法，其特征在于，当所述速率匹配方式为缩短，所述缩短方式为根据缩短数目和预设缩短位置，按照从后往前对所述编码后的信息进行缩短。

7.一种速率匹配装置，其特征在于，包括：

获取模块，用于获取待编码信息，所述待编码信息的比特数目为K，所述K为正整数；

处理模块，用于对所述待编码信息进行极化polar编码，获得编码后的信息；根据码率R和码率阈值、目标码长和目标码长阈值确定使用的速率匹配方式，所述速率匹配方式为打孔方式或缩短方式，其中，R＝K/M，M为所述目标码长，M为正整数；根据所确定的速率匹配方式，对所述编码后的信息进行速率匹配。

8.根据权利要求7所述的装置，其特征在于，所述处理模块，具体用于当所述目标码长小于第一码长阈值，以及码率R小于或者等于第一码率阈值，则确定速率匹配方式为打孔。

9.根据权利要求7所述的装置，其特征在于，所述处理模块，具体用于当所述目标码长小于第一码长阈值，以及码率R大于第二码率阈值，则确定速率匹配方式为缩短。

10.根据权利要求9所述的装置，其特征在于，所述第一码率阈值与所述第二码率阈值相同。

11.根据权利要求8所述的装置，其特征在于，当所述速率匹配方式为打孔，所述处理单元用于为根据打孔数目和预设打孔位置，按顺序从前往后对所编码后的信息进行打孔。

12.根据权利要求9所述的装置，其特征在于，当所述速率匹配方式为缩短，所述处理单元具体用于为根据缩短数目和预设缩短位置，按照从后往前对所述编码后的信息进行缩短。

13.一种速率匹配的装置，其特征在于，所述装置包括：

存储器，用于存储程序指令；

处理器，用于调用存储器中的程序指令时，如权利要求1-6所述的任意一项方法被执行。

14.一种可读存储介质，其特征在于，可读存储介质中存储有执行指令，当所述指令被执行时，如权利要求1-6所述的任意一项方法被执行。