[发明专利]基于同步通道运作架构闪存主控之高效能指令序列控制器

权利要求书

1.一种基于同步通道运作架构闪存主控之高效能指令序列控制器，其特征在于：包括主控芯片(1)、中枢控制器(2)、闪存储存控制器(3)、闪存储存组件(4)、中枢控制寄存器(5)、闪存超级页/块序列管理器(6)及参数序列表(7)，所述主控芯片(1)内部设置有中枢控制器(2)和若干个闪存储存控制器(3)，所述中枢控制器(2)与所有的闪存储存控制器(3)相连，每个所述闪存储存控制器(3)与闪存储存组件(4)相对应，所述中枢控制器(2)内部设置有中枢控制寄存器(5)、闪存超级页/块序列管理器(6)及参数序列表(7)；

所述闪存储存控制器(3)内部设置有指令序列控制模块(8)、闪存序列控制器(9)及参数表(10)，所述闪存序列控制器(9)分别与指令序列控制模块(8)及参数表(10)相连，所述闪存序列控制器(9)与对应的闪存储存组件(4)相连；

其使用方法包括以下步骤：

步骤一：配置闪存指令序列产生器的中枢控制器(2)，使主控端在需要对超级块或超级页配置多个闪存组件发出读取或写入等任意指令时,只需要由处理器从中枢主控制寄存器读写少数信息后,中枢控制器(2)直接调用事先预存的任意一个闪存指令序列,发射或排程指令到个别闪存通道序列控制模块,并由个别闪存储存控制器(3)快速无误的对闪存储存组件(4)发出任意指令序列完成各种读写与抹除等各种指令程序；

步骤二：个别闪存通道序列控制模块在收到中枢控制器(2)下达的同一组或不同组指令或将该指令排序进入各别指令队列之后,会对该闪存指令序列之任意参数与物理位址或特征值等项目,重新置换掉各别通道另外配置的参数或重新映射之物理位址等项目；

步骤三：若超级页或超级块仅需进行部分页或部分块之写入或读出时,中枢控制器(2)也可以遮蔽指令或个别通道职能的方式,进而对部分而非全部通道的闪存储存控制器(3)授予指令进入队列中,以达成该次超级页或超级块的部分写或部分读的操作。