[发明专利]一种基于AD7764和EP4CE30的光纤矢量水听器数据采集系统

权利要求书

1.一种基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，包括：FPGA以及连接在FPGA外围的AD7764数据采集模块、DDR RAM数据缓存模块、网络传输模块、媒体接口、电源模块；

所述FPGA采用ALTERA Cyclone IV系列FPGA芯片，其开发板采用ALTERA CycloneIVFPGA C401模块，将两片16位1Gb DDR2扩展为32位，提供2Gb RAM空间，包含一片DS2411，64位唯一ID；

所述AD7764数据采集模块包括前置预处理电路和信号调理电路，前置预处理电路对水听器信号进行放大滤波处理，信号调理电路对前端信号进行增益控制和阻抗匹配；

所述网络传输模块采用以太网PHY芯片88e1111，连接FPGA端口建立所述媒体接口GMII链路，在FPGA中实现EMAC和UDP协议功能；

所述DDR RAM数据缓存模块用于实现系统的数据缓存，结合2路千兆以太网PHY芯片实现双千兆以太网功能；

所述电源模块在主电路上加入6V、2A保险丝，采用型号为MP2359的降压芯片；电源模块为整个水声采集装置供电，FPAG与十六路AD7764数据采集模块为5v供电，以太网PHY芯片88E1111为2.5v和1.2v电压供电。

2.根据权利要求1所述的基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，所述前置预处理电路采用16路24位AD7764芯片采集信号，每四路ADC为一组，串行连接组成四个菊花链SPI连接所述FPGA。

3.根据权利要求1或2所述的基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，所述增益控制采用程控增益放大器PGA202实现1、10、100和1000的增益控制功能。

4.根据权利要求1所述的基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，所述阻抗匹配用于将放大后的信号分别通过高通滤波与低通滤波将信号带宽锁定在50HZ到4.8KHZ之间，得到的单端信号通过AD8138完成单端信号到差分信号的转换输入进AD7764数据采集模块中进行模数转换。

5.根据权利要求4所述的基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，所述AD7764数据采集模块进行模数转换的工作流程如下：

步骤一：设置nFSI为低电平，启动AD7764数据采集模块进行模数转换；

步骤二：采集到的串行数据通过移位寄存得到并行数据，此数据中前24bit为数据有效位；

步骤三：将得到的并行数据取其补码并进行数据截取以及符号位的扩展得到有效的32bit数据；

步骤四：采用verilog编程语言，将得到的32bit数据写入DDR2 SDRAM写FIFO模块，锁存一个发送一个数据。

6.根据权利要求1所述的基于AD7764和EP4CE30的光纤矢量水听器数据采集系统，其特征在于，所述网络传输模块的工作流程如下：

步骤S1、基于1000BASE-T技术，采用IEEE802.3 ab协议构建传输链路，1000BASE-T使用第六类纯铜线中所有的四对线，并在每对线中实现信号的双向传输，每对线中的信号比特率降为1/4，即250bps，降低了线缆对信号的衰减。

步骤S2、传输协议设置，基于UDP协议进行数据传输，网络帧的打包方式借鉴PPP协议传输帧组织方式，设计帧头、帧尾标识和转换策略；

步骤S3、阻抗控制，主要体现在以太网PHY芯片88e1111与RJ45连接差分线上，选择嘉立创LJC2313结构，线宽为4mil、线距为6mil时满足100欧姆差分阻抗，制版时选择LJC2313压板结构实现100欧姆差分阻抗的控制；

步骤S4、在FPGA中实现UDP数据传输，与以太网PHY芯片88e1111直接相连的是ATERA的Triple-Speed Ethernet三速以太网接口IP核，在Triple-Speed Ethernet三速以太网接口IP核的MAC Transmit Interface Signals信号组中，ff_tx_clk为发送时钟125MHz，由FPGA提供；当DATAWIDTH选择32bit时，数据发送通道ff_tx_data的有效位宽由信号线ff_tx_mod[1:0]决定，当mod输入2’b11、2’b10、2’b01、2’b00时，位宽分别为24bit、16bit、8bit以及32bit。

步骤S5、UDP数据发送，将数据封装成UDP报文后加入IP数据报，加入MAC源地址和目的地址，发送给三速以太网IP核，三速以太网IP核计算后加入前同步码和帧开始定界符，封装成完整的MAC帧发送给以太网PHY芯片88e1111；

步骤S6、因采集装置需组成环形网络，握手指的是PC端发送命令指示具体某个FPGA开始或结束发送数据包，或者使用广播控制所有FPGA开始或结束发送数据包，从以太网IP核读取接收报文并对内容进行解析、做出回应；

步骤S7、以太网IP数据读取以及控制信号的输出与ff_tx_clk信号上升沿同步，在拉高ff_tx_sop信号之前将数据封装完成，且需要检测以太网IP核输出的ff_tx_rdy信号是否为高电平，当数据封装完毕并且ff_tx_rdy信号为高电平时即可拉高ff_tx_sop信号开始发送数据包；

步骤S8、使用Labview的波形图表功能将发送的数据显示出来。