[发明专利]阵列基板及其制造方法、显示面板在审

专利信息
申请号: 201910781741.0 申请日: 2019-08-23
公开(公告)号: CN110581142A 公开(公告)日: 2019-12-17
发明(设计)人: 肖军城;田超;管延庆;曹海明 申请(专利权)人: 武汉华星光电技术有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L27/32;H01L21/77
代理公司: 44300 深圳翼盛智成知识产权事务所(普通合伙) 代理人: 黄威
地址: 430079 湖北省武汉市*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 薄膜晶体管 驱动电路 显示面板 阵列基板 沟道层 电路稳定性 氧化半导体 窄边框设计 漏电 降低功耗 上下堆叠 非晶态 正投影 制造
【权利要求书】:

1.一种阵列基板,其驱动电路包括第一薄膜晶体管和第二薄膜晶体管,所述第二薄膜晶体管设置于所述驱动电路的下拉控制节点和上拉控制节点的漏电路径上,其特征在于,所述第二薄膜晶体管的沟道层位于所述第一薄膜晶体管的沟道层的上方,且两个沟道层在所述阵列基板上的正投影至少部分重叠。

2.如权利要求1所述的阵列基板,其特征在于,所述第一薄膜晶体管的沟道层的主要材料为多晶硅,所述第二薄膜晶体管的沟道层的主要材料为非晶态氧化半导体。

3.如权利要求1或2所述的阵列基板,其特征在于,所述阵列基板包括第一导电部、第二导电部、第三导电部、第一介电层和第二介电层,所述第一导电部与第一薄膜晶体管的栅极位于同一层且间隔设置,所述第一介电层覆盖所述第一导电部和第一薄膜晶体管的栅极,所述第一介电层开设有暴露所述第一导电部上表面的第一过孔,所述第二导电部的一部分位于第一过孔中并与所述第一导电部接触,所述第二介电层覆盖所述第一介电层且开设有暴露所述第二导电部上表面的第二过孔,所述第三导电部的一部分位于所述第二过孔中并与所述第二导电部接触,所述第三导电部与所述第二薄膜晶体管的漏极接触。

4.如权利要求3所述的阵列基板,其特征在于,所述第三导电部的另一部分与所述第二薄膜晶体管的栅极位于同一层且间隔设置。

5.如权利要求4所述的阵列基板,其特征在于,所述第一导电部和所述第一薄膜晶体管的栅极的主要材料相同,和/或,所述第三导电部和所述第二薄膜晶体管的栅极的主要材料相同。

6.如权利要求4所述的阵列基板,其特征在于,所述阵列基板还包括栅极绝缘层和钝化层,所述栅极绝缘层覆盖第二薄膜晶体管的栅极和第三导电部,且开设有暴露所述第三导电部上表面的第三过孔,所述第二薄膜晶体管的漏极的一部分位于第三过孔中并与所述第三导电部接触,所述第二薄膜晶体管的源极、漏极和沟道层均位于所述栅极绝缘层上,且源极和漏极分别与沟道层的两端接触,所述钝化层覆盖设有所述第二薄膜晶体管的漏极、源极和沟道层的栅极绝缘层。

7.一种显示面板,其特征在于,所述显示面板包括如上述权利要求1~6任一项所述的阵列基板。

8.一种阵列基板的制造方法,所述阵列基板的驱动电路包括第一薄膜晶体管和第二薄膜晶体管,所述第二薄膜晶体管设置于所述驱动电路的下拉控制节点和上拉控制节点的漏电路径上,其特征在于,所述制造方法包括:

提供一基板;

在所述基板上形成第一薄膜晶体管和第二薄膜晶体管,其中,所述第二薄膜晶体管的沟道层位于所述第一薄膜晶体管的沟道层的上方,且两个沟道层在所述基板上的正投影至少部分重叠;

形成覆盖所述第二薄膜晶体管的钝化层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司,未经武汉华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910781741.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top