[发明专利]eMMC校正输出入有效窗口自动调整方法、装置、存储介质

说明书

本发明公开了一种eMMC校正输出入有效窗口自动调整方法、装置、存储介质，包含以下单元：时钟控制单元，可控制调整参考时钟位置；延迟单元，可透过调整延迟单元,微校正调整参考时钟位置；可回环IO PAD，可设置回环，让输出数据能够回馈；回馈模式数据，为本发明应用时之输出数据,能与回环数据对比。本发明为调整emmc device为校正对应时钟的输出有效窗口，校正emmc device输出端口的差异。

技术领域

本发明涉及存储装置技术领域，特别涉及eMMC 输出入定时控制，具体涉及一eMMC校正输出入有效窗口自动调整方法、装置、存储介质。

背景技术

eMMC 有不同传输速率, 每个传输速率对于输出入定时有不同的条件。而总线速度模式的设置, 这是host和eMMC通讯的一种时序规范。

CLK

CLK 信号用于从 Host 端输出时钟信号，进行数据传输的同步和设备运作的驱动。

在一个时钟周期内，CMD 和 DAT0-7 信号上都可以支持传输 1 个比特，即 SDR(Single Data Rate) 模式。此外，DAT0-7 信号还支持配置为 DDR (Double Data Rate)模式，在一个时钟周期内，可以传输 2 个比特。

Host 可以在通讯过程中动态调整时钟信号的频率（注，频率范围需要满足 Spec的定义）。通过调整时钟频率，可以实现省电或者数据流控（避免 Over-run 或者 Under-run）功能。 在一些场景中，Host 端还可以关闭时钟，例如 eMMC 处于 Busy 状态时，或者接收完数据，进入 Programming State 时。

CMD

CMD 信号主要用于 Host 向 eMMC 发送 Command 和 eMMC 向 Host 发送对于的Response。

DAT0-7

DAT0-7 信号主要用于 Host 和 eMMC 之间的数据传输。在 eMMC 上电或者软复位后，只有 DAT0 可以进行数据传输，完成初始化后，可配置 DAT0-3 或者 DAT0-7 进行数据传输，即数据总线可以配置为 4 bits 或者 8 bits 模式。

Data Strobe

Data Strobe 时钟信号由 eMMC 发送给 Host，频率与 CLK 信号相同，用于 Host端进行数据接收的同步。Data Strobe 信号只能在 HS400 模式下配置启用，启用后可以提高数据传输的稳定性，省去总线 tuning 过程。

eMMC 总线中，可以有一个 Host，多个 eMMC Devices。总线上的所有通讯都由Host 端以一个 Command 开发发起，Host 一次只能与一个 eMMC Device 通讯。系统在上电启动后，Host 会为所有 eMMC Device 逐个分配地址（RCA，Relative device Address）。当 Host 需要和某一个 eMMC Device 通讯时，会先根据 RCA 选中该 eMMC Device，只有被选中的 eMMC Device 才会响应 Host 的 Command。

host和emmc device的总线速度模式必须匹配起来才能正常通讯，需要设置host侧和emmc device侧。host侧针对传输速率改变, 可用指令21, device发送tuning模式数据块。Host会在不同采样点采集数据，找到最佳采样点。而emmc device 对于不同传输速率调整输出入定时通常基于出厂初始通用设定, 无法对单一emmc device逐一调整, 因此针对不同的环境或芯片可能会有校正的困难与盲点。

发明内容