[发明专利]一种基于FPGA实现4辅助天线SLC功能的系统及方法

说明书

本发明公开了一种基于FPGA实现4辅助天线SLC功能的系统及方法，该方法包括：步骤1，通过矩阵数据获取模块对天线主通道和四个辅通道的输入数据计算得出自相关矩阵和互相关矩阵，同时将输入数据缓存在数据缓存模块；步骤2、自相关矩阵求逆模块将得出自相关矩阵通过重复调用自定义IP核计算矩阵数据获取模块产生的自相关矩阵的逆。步骤3、互相关矩阵与自相关矩阵乘积模块将自相关矩阵的逆与互相关矩阵相乘得到对消系数；步骤4、由对消模块将缓存的输入数据与对消系数进行加权处理，得到SLC最终对消结果。本发明通过对FPGA的设计实现资源复用，降低资源消耗，使得SLC功能实现只占用其很小一部分资源，且不会影响到系统主流程处理。

技术领域

本发明涉及数字技术领域，特别涉及一种在FPGA中实现包含4个辅助天线完成开环SLC功能的系统及方法，通过该方法的应用，极大降低FPGA资源占用率，提高系统处理能力，节约系统成本。

背景技术

现有的设计中，实现多辅助天线SLC功能由于高阶矩阵求逆带来的计算量大，计算过程复杂等问题，通常只能在DSP或CPU中实现，且计算时间都在毫秒级，甚至秒级以上，无法满足干扰信号实时多变的要求，致使SLC性能将大幅下降。而FPGA计算延时都在微秒级，基于FPGA实现SLC，其实时性得到极大提高。

发明内容

针对上述存在的问题，提供了一种基于FPGA实现4辅助天线SLC功能的系统及方法

本发明采用的技术方案如下：一种基于FPGA实现4辅助天线SLC功能的系统，其特征在于，包括：系数获取模块、数据缓存模块、对消模块；所述系数获取模块包括矩阵数据获取模块、自相关矩阵求逆模块、互相关矩阵与自相关矩阵乘积模块；所述矩阵数据获取模块对输入数据进行计算产生自相关矩阵和互相关矩阵；所述自相关矩阵求逆模块通过调用自定义IP核计算矩阵数据获取模块产生的自相关矩阵的逆；所述互相关矩阵与自相关矩阵乘积模块用于计算互相关矩阵与自相关矩阵逆的乘积，即对消系数；所述数据缓存模块用于缓存当前输入数据；所述对消模块将当前输入数据与对消系数进行加权计算，输出SLC对消结果；所述自定义IP核由自相关矩阵逆的求解过程中公式的运算类型设计而成。

进一步的，所述自定义IP核包括：数据解析核、平方根运算模块、浮点除法运算模块、4阶浮点减法多项式运算模块、4阶浮点加法多项式运算模块、浮点2次乘法多项式运算模块、5阶浮点减法多项式运算模块。

进一步的，所述自相关矩阵求逆模块将自相关矩阵分解成三角矩阵乘积，通过重复调用自定义IP核计算三角矩阵的逆，再将三角矩阵的逆共轭相乘，获得自相关矩阵的逆。

进一步的，所述矩阵数据获取模块采用定点运算计算自相关矩阵和互相关矩阵。

进一步的，所述自相关矩阵通过Cholesky分解为三角矩阵的乘积。

一种基于上述基于FPGA实现4辅助天线SLC功能的系统的实现方法，其特征在于，包括以下过程：

步骤1、对天线主通道和四个辅通道的输入数据计算得出自相关矩阵和互相关矩阵，同时缓存输入数据；

步骤2、将自相关矩阵分解为三角矩阵的乘积，求得三角矩阵的逆，再将三角矩阵的逆共轭相乘，得到自相关矩阵的逆。

步骤3、将自相关矩阵的逆与互相关矩阵相乘得到对消系数；

步骤4、由缓存的输入数据与对消系数进行加权处理，得到SLC最终对消结果。

进一步的，所述步骤1中，所述自相关矩阵和互相关矩阵的计算采用定点运算。

进一步的，所述步骤2中，自相关矩阵分解方式采用Cholesky分解。