[发明专利]一种像元电路及其行选方法、行选逻辑电路

权利要求书

1.一种像元电路，其特征在于，包括：

包含M列由N+1行的像元单元组成的像元阵列，任意一列中每行的像元单元包括一个电阻及与所述电阻串连的至少一个开关；其中，M、N均为自然数且M≥1，N≥0；

同一列中所有电阻均串联连接形成一个电阻串；

同一列奇数行的像元单元中的电阻的第二端与第二电位之间连接第二开关；同一列偶数行的像元单元中的电阻的第二端与第一电位之间连接第一开关；

同一列中每行的像元单元中的电阻在行选通电信号控制的开关的选择下，与所述第一电压和/或所述第二电压连接。

2.根据权利要求1所述的像元电路，其特征在于，所述同一列中每行的像元单元中的电阻在行选通电信号控制的开关的选择下，与所述第一电压和/或所述第二电压连接具体包括：接收与一列中所述像元单元数量相同的一系列的所述行选通电信号；所述行选通电信号分别驱动各行的像元单元中的开关；当所述开关在所述行选通电信号的驱动下闭合，与所述第一电压和/或所述第二电压连接；同一列中与任意一电阻相连的开关受同一时序的所述行选通电信号的驱动。

3.根据权利要求2所述的像元电路，其特征在于，所述行选通电信号分别驱动各行像元单元中的开关具体包括：所述行选通电信号按照奇偶行的划分分别驱动各奇/偶数行像元单元中的开关。

4.一种像元电路的行选方法，其特征在于，包括：

在包含M列由N+1行的像元单元组成的像元阵列中，设置任意一列中每行的像元单元包括一个电阻及与所述电阻串连的至少一个开关；其中，M、N均为自然数且M≥1，N≥0；

将同一列中所有电阻均串联连接形成一个电阻串；

将同一列奇数行的像元单元中的电阻的第二端与第二电位之间连接第二开关；将同一列偶数行的像元单元中的电阻的第二端与第一电位之间连接第一开关；

同一列中每行的像元单元中的电阻在行选通电信号控制的开关的选择下，与所述第一电压和/或所述第二电压连接；

接收与一列中所述像元单元数量相同的一系列的所述行选通电信号；所述行选通电信号按照奇偶行的划分分别驱动各奇/偶数行像元单元中的开关；当所述开关在所述行选通电信号的驱动下闭合，与所述第一电压和/或所述第二电压连接；同一列中与任意一电阻相连的两个开关受同一时序的所述行选通电信号的驱动。

5.一种行选逻辑电路，其特征在于，包括：

所述行选逻辑电路包含P个子行选逻辑电路；其中，P为自然数且P≥1；

所述子行选逻辑电路至少包括一个行选控制信号端；所述行选控制信号端根据接收到的触发信号生成一电信号；所述电信号经过处理后生成行选通电信号；所述行选通电信号用于驱动像元阵列中像元单元的开关。

6.根据权利要求5所述的行选逻辑电路，其特征在于，当P＝X+1时，所述行选逻辑电路具体包含X+1行子行选逻辑电路；其中，X为自然数且X≥0；

第2行至第X+1行的所述子行选逻辑电路中还包括一个或门；

第2行至第X行子行选逻辑电路中，所述或门的一个输入端输入该行行选控制信号端输出的电信号，另一个输入端输入下一行子行选逻辑电路包含的行选控制信号端输出的电信号；所述或门的输出端输出该行的行选通电信号；

将第2行子行选逻辑电路中所述行选控制信号端输出的电信号作为第1行的行选通电信号；

第X+1行子行选逻辑电路包括两个行选控制信号端，所述两个行选控制信号端的输出端分别与所述或门的两个输入端连接；所述或门输出端输出第一子行选通电信号；将所述两个行选控制信号端中的一个行选控制信号端输出的电信号作为第二子行选通电信号；将所述第一子行选通电信号和所述第二子行选通电信号作为第X+1行的行选通电信号。

7.根据权利要求5所述的行选逻辑电路，其特征在于，所述行选控制信号端包括D触发器、延迟单元和与门；所述行选控制信号端中的所述D触发器的输入端接收所述触发信号。