[发明专利]时钟电路、时钟占空比调整和校准电路及其操作方法

说明书

时钟电路包括电平转换器组、调整电路和校准电路。电平转换器组配置为输出具有第一占空比的第一组相位时钟信号，并且耦合到调整电路。调整电路配置为响应于第一组相位时钟信号的第一相位时钟信号和第二相位时钟信号而生成第一时钟输出信号，并且响应于控制信号组调整第一时钟输出信号和第一时钟输出信号的第二占空比。校准电路耦合到调整电路，并且配置为基于输入占空比执行第一时钟输出信号的第二占空比的占空比校准，并且响应于占空比校准生成控制信号组。本发明的实施例还涉及时钟占空比调整和校准电路及其操作方法。

技术领域

本发明的实施例涉及时钟电路、时钟占空比调整和校准电路及其操作方法。

背景技术

半导体集成电路(IC)工业已经产生了多种数字器件以解决许多不同领域中的问题。这些数字器件中的一些(诸如电平转换器电路)被配置为使得能够操作能够在不同电压域中操作的电路。随着IC变得越来越小且越来越复杂，这些数字器件的工作电压继续降低，从而影响IC性能。

发明内容

本发明的实施例提供了一种时钟电路，包括：电平转换器组，配置为输出具有第一占空比的第一组相位时钟信号，所述电平转换器组中的每个电平转换器配置为输出所述第一组相位时钟信号的相应相位时钟信号；调整电路，耦合到所述电平转换器组，并且配置为：响应于所述第一组相位时钟信号的第一相位时钟信号和所述第一组相位时钟信号的第二相位时钟信号而生成第一时钟输出信号，所述第一时钟输出信号具有与所述第一占空比不同的第二占空比，并且响应于至少控制信号组调整所述第一时钟输出信号和所述第二占空比；以及校准电路，耦合到所述调整电路，并且配置为基于输入占空比执行所述第一时钟输出信号的所述第二占空比的占空比校准，并且响应于所述占空比校准生成所述控制信号组。

本发明的另一实施例提供了一种时钟占空比调整和校准电路，包括：环形振荡器，具有级组，所述环形振荡器配置为生成具有第一占空比的第一组相位时钟信号；电平转换器组，耦合到所述环形振荡器，并且配置为输出第二组相位时钟信号，每个电平转换器耦合到所述环形振荡器的所述级组的相应级，每个电平转换器配置为基于所述第一组相位时钟信号的相应相位时钟信号输出所述第二组相位时钟信号的相应相位时钟信号；占空比调整电路，耦合到所述电平转换器组，并且配置为：接收所述第二组相位时钟信号，响应于所述第二组相位时钟信号的第一相位时钟信号和所述第二组相位时钟信号的第二相位时钟信号生成第一时钟输出信号，所述第一时钟输出信号具有占空比，并且响应于至少控制信号组调整所述第一时钟输出信号和所述占空比；以及占空比校准电路，耦合到所述占空比调整电路，并且配置为基于输入占空比执行所述第一时钟输出信号的所述占空比的校准，并且响应于所述第一时钟输出信号的所述占空比的所述校准而生成所述控制信号组。

本发明的又一实施例提供了一种操作时钟占空比调整和校准电路的方法，所述方法包括：由环形振荡器生成具有第一占空比的第一组相位时钟信号，所述环形振荡器具有级组；基于所述第一组相位时钟信号，由电平转换器组生成第二组相位时钟信号，所述电平转换器组耦合到所述环形振荡器，响应于所述第一组相位时钟信号的相应相位时钟信号，生成所述第二组相位时钟信号的每个相位时钟信号；响应于所述第二组相位时钟信号的第一相位时钟信号和所述第二组相位时钟信号的第二相位时钟信号，由占空比调整电路生成第一时钟输出信号，所述第一时钟输出信号具有第二占空比；以及基于至少输入占空比，由占空比校准电路校准所述第一时钟输出信号的所述第二占空比，所述占空比校准电路耦合到所述占空比调整电路。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的电路的框图。

图2A是根据一些实施例的电路的电路图。

图2B是根据一些实施例的电路的电路图。

图2C是根据一些实施例的电路的电路图。