[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底，具有一掺杂区，所述掺杂区包含至少一个感光区和至少一个与所述感光区相邻的读取区，且当所述掺杂区的读取区之外的区域的导电类型为N型时，所述读取区的导电类型为P型；当所述掺杂区的读取区之外的区域的导电类型为P型时，所述读取区的导电类型为N型，以在所述读取区的底部形成反向PN结；以及，

浅沟槽隔离结构，至少形成于所述掺杂区中且设置在相邻的所述读取区和感光区之间，且所述读取区的深度大于或等于所述浅沟槽隔离结构的深度，所述反向PN结的深度大于或等于所述浅沟槽隔离结构的深度。

2.如权利要求1所述的半导体器件，其特征在于，所述衬底的导电类型为P型或N型；所述衬底中形成有位于所述掺杂区底部的深阱以及位于所述掺杂区侧壁的高压阱，且所述深阱和所述高压阱将所述掺杂区包围在内，以使得所述掺杂区与包含逻辑区在内的其他区域隔离。

3.如权利要求2所述的半导体器件，其特征在于，所述深阱、所述高压阱的导电类型均与所述感光区的导电类型相同。

4.如权利要求2所述的半导体器件，其特征在于，还包括与所述高压阱的导电类型相同的重掺杂区，所述重掺杂区形成于所述高压阱中，且所述重掺杂区离子掺杂浓度大于所述高压阱。

5.如权利要求1所述的半导体器件，其特征在于，当所述掺杂区包含两个及两个以上的感光区时，两个相邻的所述感光区之间形成有所述浅沟槽隔离结构，所述衬底还包括导电类型与所述掺杂区相同的隔离区，所述隔离区形成于所述掺杂区中且位于两个相邻的所述感光区之间的浅沟槽隔离结构的底部。

6.如权利要求1至5中任一项所述的半导体器件，其特征在于，还包括形成于相邻的所述感光区和所述读取区上的栅极结构，所述栅极结构从下至上依次包括浮栅层、栅间介质层和控制栅层；所述感光区和所述读取区分别与所述浮栅层之间还形成有隧穿氧化层。

7.一种半导体器件的制造方法，其特征在于，包括：

提供具有导电类型为N型或P型的掺杂区的衬底；

形成至少一个浅沟槽隔离结构，以在所述掺杂区中定义出相互隔离的感光区和读取区；以及，

对所述读取区进行反型离子掺杂，所述反型离子掺杂的深度大于或等于所述浅沟槽隔离结构的深度，以使得所述读取区的导电类型与所述掺杂区的读取区之外的区域的导电类型相反，当所述掺杂区的读取区之外的区域的导电类型为N型时，所述读取区的导电类型为P型；当所述掺杂区的读取区之外的区域的导电类型为P型时，所述读取区的导电类型为N型，以在所述读取区的底部形成反向PN结，所述反向PN结的深度大于或等于所述浅沟槽隔离结构的深度。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述衬底的导电类型为P型或N型；形成所述浅沟槽隔离结构之前，先形成深阱和高压阱于所述衬底中，且所述深阱位于所述掺杂区底部，所述高压阱位于所述掺杂区侧壁，所述深阱和所述高压阱将所述掺杂区包围在内，以使得所述掺杂区与包含逻辑区在内的其他区域隔离。

9.如权利要求7所述的半导体器件的制造方法，其特征在于，当所述感光区具有两个或两个以上时，所述半导体器件的制造方法还包括：在形成所述浅沟槽隔离结构的过程中，或者，在形成所述浅沟槽隔离结构之后且在对所述读取区进行反型离子掺杂之前，或者，在对所述读取区进行反型离子掺杂之后，形成导电类型与所述掺杂区的读取区之外的区域相同的隔离区，所述隔离区形成于所述掺杂区中且位于两个相邻的所述感光区之间的浅沟槽隔离结构的底部。