[发明专利]一种基于FPGA的DDC控制器及数据处理方法

权利要求书

1.一种基于FPGA的DDC控制器，其特征在于，包括：

FPGA构建的片上系统、随机存储器SRAM、脚本存储器、多路RS485电平转换、实时钟、DI/DO电路及AI/AO电路、TCP/IP网络接口及FPGA配置电路；

其中，所述FPGA构建的片上系统包括NIOS处理器、多路硬件PID、看门狗电路WD、I2C通讯接口、SPI通讯接口及多路RS485串行通讯接口；

所述随机存储器SRAM，用于为所述NIOS处理器提供代码及数据存储空间；

所述脚本存储器，用于存储脚本；

所述DI/DO电路，用于进行信号转换及隔离，使外部电路能与所述NIOS处理器进行通讯并隔离；

所述FPGA配置电路，用于在上电时进行SOPC系统重构并完成控制代码的转移与引导；

所述NIOS处理器，为系统控制核心，控制各部件协调工作包括但不限于：用于调用所述脚本存储器中存储的脚本，进行所述脚本的翻译与执行、数据通讯，还用于DI/DO功能，及通过所述SPI通讯接口与A/D及D/A转换电路通讯实现AI/AO功能，通过所述SPI通讯接口与所述TCP/IP网络接口进行通讯；

TCP/IP网络接口，用于对DDC控制器进行远程监控并下发脚本；

所述多路硬件PID，用于根据设定参数和输入值进行PID运算；

所述看门狗电路WD，用于接收所述NIOS处理器的喂狗信号并在软件跑飞时自动复位处理器；

所述实时钟，用于通过所述I2C通讯接口进行通讯，为系统提供实时钟信号；

所述多路RS485串行通讯接口，用于所述NIOS处理器与外部扩展模块进行通讯；负责数据收发，并提供收发电路切换信号；所述多路RS485实现电平转换，将所述FPGA构建的片上系统的TTL信号转换为RS485总线信号。

2.根据权利要求1所述的DDC控制器，其特征在于，

所述脚本存储器为铁电存储器。

3.根据权利要求1所述的DDC控制器，其特征在于，

所述看门狗电路WD，还用于对所述NIOS处理器进行复位操作。

4.根据权利要求1-3中任一项所述的DDC控制器，其特征在于，

所述DDC控制器支持标准MODBUS RTU协议和控制器专用扩展协议。

5.根据权利要求1-3中任一项所述的DDC控制器，其特征在于，

所述多路硬件PID，具有硬件加法器和乘法器。

6.根据权利要求1-3中任一项所述的DDC控制器，其特征在于，

所述多路硬件PID、所述看门狗电路WD、所述I2C通讯接口、所述SPI通讯接口及所述多路RS485串行通讯接口以IP核的形式调用。

7.根据权利要求1-3中任一项所述的DDC控制器，其特征在于，

所述多路RS485通讯接口包括二路、三路、四路、五路或者六路RS485通讯接口。

8.根据权利要求1-3中任一项所述的DDC控制器，其特征在于，

所述多路硬件PID，具体用于通过PID刷新功能依据配置好的过程值地址获取所述过程值地址的数据，送入所述多路硬件PID，并将运算结果按要求处理后输出到设定的AO地址上，进行自动PID调节。

9.一种数据处理方法，其特征在于，所述方法应用于权利要求1-8中任一项所述的基于FPGA的DDC控制器；所述方法包括：

获取自定义脚本；

将所述自定义脚本保存至所述脚本存储器中；

执行所述自定义脚本，实现所述自定义脚本对应的功能。

10.根据权利要求9所述的方法，其特征在于，所述自定义脚本包括复位脚本和目标功能脚本；

所述执行所述自定义脚本，实现所述自定义脚本对应的功能，包括：

执行所述复位脚本；

当复位完成时，对所述复位脚本添加复位完成标识；

根据所述复位完成标识，执行所述目标功能脚本。