[发明专利]存储器的结构及其形成方法

说明书

一种存储器及其形成方法，结构包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构；位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。所述存储器的占用面积得到改善。

技术领域

本发明涉及半导体制造领域，尤其涉及一种存储器的结构及其形成方法。

背景技术

一次可编程(One Time Programmable，简称OTP)存储器是一种支持一次编程的非易失性存储器，广泛应用于模拟电路、数字芯片或系统级芯片、静态随机存取存储器或动态随机存取存储器等领域。

目前，OTP存储器主要分为熔丝型(e-Fuse)、反熔丝型(Anti-fuse)和浮栅电荷存储型。其中，反熔丝存储器是一种常用的存储器，具有广泛的应用场合。

然而，现有的反熔丝存储器所占用的面积较大，不利于半导体技术的微小化和集成化的发展需求。

发明内容

本发明解决的技术问题是提供一种存储器的结构及其形成方法，以改善存储器的占用面积。

为解决上述技术问题，本发明技术方案提供一种存储器，包括:衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区和第二阱区的掺杂类型相反；位于第一阱区和第二阱区内的第一沟槽，且所述第一沟槽自第一阱区延伸至第二阱区；位于所述第一沟槽内的字线栅极结构，位于所述字线栅极结构表面的第一隔离层，所述第一隔离层填充满所述第一沟槽；位于第一阱区内的第二隔离层；位于第一阱区内的源线掺杂区，所述源线掺杂区位于所述第一隔离层和第二隔离层之间；位于第二阱区表面的位线栅极结构。

可选的，所述字线栅极结构包括：位于第一沟槽侧壁和底部表面的第一介质层；位于第一介质层表面的字线栅极层。

可选的，所述字线栅极层在沿衬底表面方向的宽度小于所述第一沟槽的底部宽度。

可选的，所述第一隔离层还位于所述第一沟槽底部的部分第二阱区表面。

可选的，所述第一沟槽的深度为第一深度；所述第二隔离层位于第二沟槽内，所述第二沟槽的深度为第二深度，所述第一深度大于或等于所述第二深度。

可选的，所述第一深度的范围为150nm～400nm，所述第二深度的范围为200nm～400nm。

可选的，所述字线栅极结构与所述源线掺杂区部分相邻；所述源线掺杂区的掺杂深度为第三深度，所述字线栅极结构顶部至所述第一沟槽顶部的距离为第四深度，所述第三深度大于所述第四深度，且所述第三深度小于所述第一深度。

可选的，所述第三深度的范围为30nm～150nm，所述第四深度的范围为30nm～150nm；所述第三深度与所述第四深度的深度差为0nm～5nm。

可选的，还包括：位于第二阱区内的第三隔离层；所述位线栅极结构位于所述第三隔离层和第二隔离层之间的第二阱区表面。

可选的，还包括：位于第一阱区内的体掺杂区，所述体掺杂区和源线掺杂区之间由所述第二隔离层相互隔离。

可选的，所述位线栅极结构包括：位于第二阱区表面的第二介质层；位于第二介质层表面的位线栅极层。

可选的，所述第一介质层的厚度大于所述第二介质层的厚度。

可选的，所述第一介质层的厚度范围为大于2nm；所述第二介质层的厚度范围为0nm～5nm。

可选的，所述第一介质层的材料包括氧化硅；所述第二介质层的材料包括氧化硅。