[发明专利]一种差错校验位协议转换器

说明书

一种差错校验位协议转换器，包括，第一检错纠错模块、校验位编码模块，以及故障诊断单元，其中，所述第一检错纠错模块，其对输入的数据和校验位进行检错和纠正；所述校验位编码模块，其根据下级的编码协议对所述第一检错纠错模块输出的数据进行重新编码；所述故障诊断单元，对所述第一检错纠错模块输出的数据和所述校验位编码模块输出的校验位进行检错和纠正，将检错结果进行上报。本发明的差错校验位协议转换器，为校验码协议转换提供了极高的诊断覆盖率，共因失效率得以大大降低。

技术领域

本发明实施例涉及片上系统(SoC)技术领域，尤其涉及虚拟化片上系统的数据正确性检验。

背景技术

差错校验位技术广泛的被应用与电子电气系统中用于保障系统的功能安全。为了确保传输数据的正确性，片上系统中会将原始数据以及校验位同时从源端传往目的地端。在目的地端通过校验模块来检验数据的正确性。

随着系统的复杂度提高，现代设计越来越依赖于重用现有的功能模块。由于各个模块所使用的差错校验位协议不尽相同，在模块互联的过程中需要对不同协议进行转换，但是现有协议转换电路本身也存在着随机性失效的风险，因此，可靠的差错码协议转换器就变得越发的重要。

发明内容

为了解决现有技术存在的不足，本发明提供一种差错校验位协议转换器，为片上系统提供可靠的差错码协议转换及失效上报。

为实现上述目的，本发明至少一个实施例提供一种差错校验位协议转换器，包括，第一检错纠错模块、校验位编码模块，以及故障诊断单元，其中，

所述第一检错纠错模块，其对输入的数据和校验位进行检错和纠正；

所述校验位编码模块，其根据下级的编码协议对所述第一检错纠错模块输出的数据进行重新编码；

所述故障诊断单元，对所述第一检错纠错模块输出的数据和所述校验位编码模块输出的校验位进行检错和纠正，将检错结果进行上报。

进一步地，还包括第一延时单元和第二延时单元，其中，

所述第一延时单元，其将所述第一检错纠错模块输出的数据延迟一个时钟周期；

所述第二延时单元，其将所述校验位编码模块输出的校验位延迟一个时钟周期。

进一步地，所述第一检错纠错模块，使用校验位检测输入的数据以及校验位不超过两个比特的错误，并纠正数据以及校验位中一个比特的错误。

进一步地，所述校验位编码模块，其根据下级的编码协议,对所述第一检错纠错模块输出的数据进行重新编码后输出新的校验位。

进一步地，所述故障诊断单元，对数据和校验位检测不超过两个比特的错误，并纠正数据以及校验位中一个比特的错误。

进一步地，所述故障诊断单元，进一步包括，检错模块、第二检错纠错模块，以及第三延时模块，其中，

所述第二检错纠错模块，其对来自所述第一延时单元的数据、所述第二延时单元的校验位进行检错，并将纠正后的数据发送给所述检错模块；

所述第三延时模块，其将来自差错校验位协议转换器的校验位进行延时后发送给所述检错模块；

所述检错模块，其对来自所述第二检错纠错模块的数据以及所述第三延时模块的校验位进行检错，并将检错结果进行上报。

进一步地，所述检错模块，使用校验位检测输入的数据以及校验位不超过两个比特的错误，并纠正数据以及校验位中一个比特的错误。

更进一步地，所述第三延时模块将输入的校验位延迟一个时钟周期。