[发明专利]基于CMOS工艺的低压运算放大器降低THD的输出级电路有效
| 申请号： | 201910743261.5 | 申请日： | 2019-08-13 |
| 公开（公告）号： | CN112398447B | 公开（公告）日： | 2022-09-30 |
| 发明（设计）人： | 孙德臣 | 申请（专利权）人： | 圣邦微电子（北京）股份有限公司 |
| 主分类号： | H03F1/32 | 分类号： | H03F1/32;H03F3/68 |
| 代理公司： | 北京海虹嘉诚知识产权代理有限公司 11129 | 代理人： | 吴小灿 |
| 地址： | 100089 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 cmos 工艺 低压 运算放大器 降低 thd 输出 电路 | ||
1.基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，包括输出电压端，所述输出电压端分别连接第四PMOS管的漏极和第四NMOS管的漏极，所述第四PMOS管的源极和衬底均连接电源电压端，所述电源电压端通过第二电流源分别连接第三NMOS管的漏极和第四运算放大器的负输入端，所述第三NMOS管的源极和衬底均连接接地端，所述第三NMOS管的栅极连接所述第四运算放大器的输出端，所述第四运算放大器的正输入端连接所述输出电压端，所述接地端通过第四电流源分别连接第三运算放大器的负输入端和第三PMOS管的漏极，所述第三PMOS管的源极和衬底均连接所述电源电压端，所述第三PMOS管的栅极连接所述第三运算放大器的输出端，所述第三运算放大器的正输入端连接所述输出电压端。
2.根据权利要求1所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第四PMOS管的栅极分别连接第二PMOS管的漏极和第二NMOS管的漏极。
3.根据权利要求2所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二PMOS管的源极与第一PMOS管的源极互连后一路连接第一输入电压端，另一路通过第一电流源连接所述电源电压端，所述第一PMOS管的衬底与所述第二PMOS管的衬底均连接所述电源电压端，所述第一PMOS管的栅极与所述第二PMOS管的栅极相互连接。
4.根据权利要求3所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二NMOS管的源极与第一NMOS管的源极互连后一路连接第二输入电压端，另一路通过第三电流源连接所述接地端，所述第一NMOS管的衬底与所述第二NMOS管的衬底均连接所述接地端。
5.根据权利要求4所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第一NMOS管的栅极分别连接第一运算放大器的第一输出端和第二运算放大器的第二输出端。
6.根据权利要求5所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二NMOS管的栅极分别连接第一运算放大器的第二输出端和第二运算放大器的第一输出端。
7.根据权利要求6所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第一运算放大器的正输入端连接所述第三运算放大器的负输入端，所述第一运算放大器的负输入端连接所述第四PMOS管的栅极。
8.根据权利要求7所述的基于CMOS工艺的低压运算放大器降低THD的输出级电路，其特征在于，所述第二运算放大器的正输入端连接所述第四NMOS管的栅极，所述第二运算放大器的负输入端连接所述第四运算放大器的负输入端。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于圣邦微电子（北京）股份有限公司，未经圣邦微电子（北京）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910743261.5/1.html，转载请声明来源钻瓜专利网。
