[发明专利]侧墙结构的制造方法、侧墙结构及半导体器件

说明书

本发明涉及侧墙结构的制造方法、侧墙结构及半导体器件，涉及半导体集成电路制造技术，在侧墙的形成过程中，通过首先沉积一层氧化硅层和氮化硅层，然后进行第一次刻蚀工艺，刻蚀掉多晶硅栅结构顶部的氮化硅层，形成初始侧墙，然后继续沉积一层氮化硅层，再对氮化硅层进行刻蚀，形成二次侧墙，氧化硅层、初始侧墙和二次侧墙共同构成侧墙结构，如此可在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性，且工艺过程简单，易控制，成本低廉。

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种侧墙结构的制造方法、侧墙结构及半导体器件。

背景技术

在半导体集成电路制造技术领域，随着半导体技术的发展，半导体器件的尺寸不断减小，然对其性能的要求不断提高。

半导体集成电路通常包括多个MOS晶体管，因此MOS晶体管的性能对半导体集成电路的性能来说至关重要，具体的，MOS晶体管包括PMOS管和NMOS管，其通过：首先，在由隔离结构隔离半导体衬底而形成的有源区内形成P阱和N阱，并在P阱和N阱上形成多晶硅栅结构；然后，进行轻掺杂漏注入工艺；然后，进行侧墙形成工艺；然后，在多晶硅栅结构两侧形成侧墙；然后，进行漏源注入工艺；最后，去除多晶硅伪栅，并在多晶硅伪栅去除区域形成金属栅等步骤形成PMOS管和NMOS管。上述的每一步骤的工艺均会影响PMOS管和NMOS管的器件性能。

其中，侧墙是用来定义轻掺杂漏(LDD)区域和源漏结宽度并在通孔刻蚀时保护栅极的一种工艺，是通过淀积和刻蚀等工艺在栅极的栅极侧墙(offset spacer)两侧制作而成的结构。侧墙的厚度、高度和剖面轮廓是等比例缩小CMOS技术的关键所在。但是，在所需求的侧墙厚度较厚时，相邻栅极底部两侧及衬底上方的侧墙材料(如氮化硅)容易出现连接(bridge)现象，会影响后续源漏区离子的注入。

针对器件尺寸40纳米以上的MOS管，侧墙厚度一般要求在150埃以上，且随着器件尺寸的减小，侧墙的厚度也需要相应减薄。现有技术通常采用淀积一层较厚的氮化硅再刻蚀，从而制作出预期的侧墙结构。在刻蚀氮化硅形成侧墙结构的过程中，为制作一定厚度的侧墙，通常会导致衬底表面的氮化硅刻蚀不完全，造成相邻栅极底部两侧及衬底上方氮化硅的连接，从而影响到器件的最终性能。同时，当淀积的氮化硅较厚时，晶圆面内均一性会变差，且由于炉管机台本身的特性，淀积过程中，处于炉管不同位置的晶圆面内会出现晶圆边缘比中心位置厚或薄两种不同的情况，而刻蚀后的晶圆面内均一性会直接受到前层的影响，因此导致晶圆面内均一性差。因此，如何在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的负面影响，且获得较好的晶圆面内均一性，是侧墙结构制作过程中需要研究的问题。

发明内容

本发明的目的在于提供一种侧墙结构的制造方法，以在保证侧墙厚度的同时，不会造成相邻侧墙底部连接的问题，且能获得较好的晶圆面内均一性。

本发明提供的侧墙结构的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上包括由隔离结构隔离出的多个有源区，在有源区内形成阱结构，并在阱结构区域的半导体衬底表面形成多晶硅栅结构；S2：依次淀积一层氧化硅层和氮化硅层，氧化硅层和氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；S3：进行第一次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氮化硅层被去除，并在多晶硅栅结构的侧面形成初始侧墙层；S4：在步骤S3之后再沉积一层氮化硅层，氮化硅层覆盖半导体衬底的表面及多晶硅栅结构的表面；以及S5：进行第二次刻蚀工艺，使得覆盖在半导体衬底及多晶硅栅结构顶部的氧化硅层和氮化硅层被去除，并在多晶硅栅结构的侧面形成二次侧墙层，由氧化硅层、初始侧墙层和二次侧墙层构成多晶硅栅结构的侧墙结构。

更进一步的，在步骤S1与步骤S2之间还包括步骤Sa：在多晶硅栅结构的侧边形成栅极侧墙。

更进一步的，在步骤Sa与步骤S2之间还包括步骤Sb：轻掺杂漏注入工艺。

更进一步的，步骤S2淀积的氧化硅层的厚度为至之间。