[发明专利]执行存储器内预取的存储器设备和包括存储器设备的系统

说明书

一种存储器设备包括存储器单元阵列、信息寄存器和预取电路。存储器单元阵列存储有效数据阵列、基阵列和目标数据阵列，其中有效数据阵列包括第一数据的元素中的有效元素，基阵列包括指示与有效元素对应的位置值的位置元素，目标数据阵列包括第二数据的与位置值对应的目标元素。信息寄存器存储包括目标数据阵列的起始地址和目标元素的单位大小的间接存储器访问信息。预取电路基于间接存储器访问信息预取与从存储器单元阵列读取的位置元素对应的目标元素。

相关申请的交叉引用

本申请要求2018年10月8日向韩国知识产权局(KIPO)递交的韩国专利申请No.10-2018-0119527的优先权，其全部公开内容通过引用合并于此。

技术领域

示例性实施例总体上涉及半导体集成电路，更具体地，涉及执行存储器内预取的存储器设备和包括存储器设备的系统。

背景技术

预取是计算机处理器用来通过在实际需要之前将指令或数据从较慢的存储器中的原始存储装置预取到较快的本地存储器以提高执行性能的技术。在诸如间接存储器访问之类的不规则数据访问的情况下，当基于数据的位置进行预取时难以提高操作速度。尽管已经提出了考虑间接存储器访问模式的软件和硬件预取方法，但是在检测和预测间接存储器访问时可能会消耗过多的带宽，或者由于不正确的检测和预测而读取不必要的数据时可能会消耗带宽。

发明内容

本发明构思的至少一个示例性实施例可以提供一种能够提高间接存储器访问效率的存储器设备和包括存储器设备的系统。

本发明构思的至少一个示例性实施例可以提供一种存储器设备和包括存储器设备的系统，能够通过间接存储器访问来提高存储器内处理(PIM)架构的效率。

根据本发明构思的示例性实施例，一种存储器设备包括：存储器单元阵列、信息寄存器和预取电路。所述存储器单元阵列存储有效数据阵列、基阵列和目标数据阵列，其中所述有效数据阵列顺序地包括第一数据的元素中的有效元素，所述基阵列顺序地包括指示与所述有效元素对应的位置值的位置元素，所述目标数据阵列顺序地包括第二数据的与所述位置值对应的目标元素。所述信息寄存器存储包括所述目标数据阵列的起始地址和所述目标元素的单位大小的间接存储器访问信息。所述预取电路基于所述间接存储器访问信息预取与从所述存储器单元阵列读取的所述位置元素对应的所述目标元素。

根据本发明构思的示例性实施例，一种存储器设备包括：沿竖直方向堆叠的多个存储器半导体管芯，在所述多个存储器半导体管芯中形成存储器单元阵列；多个穿硅通孔，电连接所述多个存储器半导体管芯；信息寄存器；和预取电路。所述存储器单元阵列存储有效数据阵列、基阵列和目标数据阵列。所述有效数据阵列顺序地包括第一数据的元素中的有效元素。所述基阵列顺序地包括指示与所述有效元素对应的位置值的位置元素。所述目标数据阵列顺序地包括第二数据的与所述位置值对应的目标元素。所述信息寄存器被配置为存储包括所述目标数据阵列的起始地址和所述目标元素的单位大小的间接存储器访问信息。所述预取电路被配置为基于所述间接存储器访问信息预取与从所述存储器单元阵列读取的所述位置元素对应的所述目标元素。

根据本发明构思的示例性实施例，一种系统包括：存储器设备和主机设备，所述主机设备包括被配置为控制对所述存储器设备的访问的存储器控制器。所述存储器设备包括：存储器单元阵列，被配置为存储有效数据阵列、基阵列和目标数据阵列：信息寄存器；和预取电路。所述有效数据阵列顺序地包括第一数据的元素中的有效元素。所述基阵列顺序地包括指示与所述有效元素对应的位置值的位置元素。所述目标数据阵列顺序地包括第二数据的与所述位置值对应的目标元素。所述信息寄存器被配置为存储包括所述目标数据阵列的起始地址和所述目标元素的单位大小的间接存储器访问信息。所述预取电路被配置为基于所述间接存储器访问信息预取与从所述存储器单元阵列读取的所述位置元素对应的所述目标元素。