[发明专利]半导体装置在审
| 申请号： | 201910739340.9 | 申请日： | 2019-08-12 |
| 公开（公告）号： | CN111696966A | 公开（公告）日： | 2020-09-22 |
| 发明（设计）人： | 志村昌洋;野口充宏 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L49/02 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 | ||
1.一种半导体装置，其特征在于具备：
第1导电型的第1半导体层，设定为第1电位；
第2导电型的第2半导体层，积层在所述第1半导体层，且设定为第2电位；
层间绝缘膜，配置在所述第2半导体层的主面；
电阻体，介隔所述第2半导体层及所述层间绝缘膜配置在所述第1半导体层的上方；以及
电源端子，与所述第2半导体层电连接。
2.根据权利要求1所述的半导体装置，其特征在于，所述第2电位为所述第1电位、或者所述第1电位与所述电阻体的电位的中间的电位，且所述第1电位与所述第2电位的电位差小于形成在所述第1半导体层与所述第2半导体层的界面的pn接面的耐压。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述电阻体为掺杂着杂质的半导体膜。
4.根据权利要求1所述的半导体装置，其特征在于，
将多个所述电阻体连接而构成1个合成电阻体，
所述第2半导体层与多个所述电阻体中的任一个电连接，设定所述第2半导体层的电位。
5.根据权利要求4所述的半导体装置，其特征在于，将周期地配置的相同形状的多个所述电阻体连接而构成所述合成电阻体。
6.根据权利要求4或5所述的半导体装置，其特征在于，将多个所述电阻体的相互的连接部位中的任一个与所述第2半导体层电连接。
7.根据权利要求4或5所述的半导体装置，其特征在于，所述合成电阻体是将形成在所述电阻体上方的绝缘膜的上表面所配置的配线与所述电阻体交替地连接而构成。
8.根据权利要求1或2所述的半导体装置，其特征在于，所述第2半导体层的上表面为凹部的深度为100nm～600nm的凹凸形状，所述电阻体配置在所述第2半导体层的上表面的凸部的上方。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910739340.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：电子设备及其控制方法
