[发明专利]一种PCB设计方法、设备以及存储介质

说明书

本发明公开了一种PCB设计方法，包括步骤：设计差分线对；获取差分线对中每一条差分线上的每一个过孔的属性；根据所述每一个过孔的属性确定每一对差分过孔对；在所述每一对差分过孔对之间设置标识线；根据所述标识线设计其他信号线。本发明还公开了一种计算机设备以及可读存储介质。本发明公开的方法通过在设计其他信号线前利用标识线将每一对差分过孔突出显示出来，可以使PCB设计人员在布线过程中有意识的避开差分过孔对，不仅可以避免信号因穿差分过孔对信号造成信号完整性问题，还避免了因设计时疏漏造成后期浪费大量时间检测差分过孔对之间是否存在走线。

技术领域

本发明涉及印刷电路板领域，具体涉及一种PCB设计方法、设备以及存储介质。

背景技术

目前在市场上有多款PCB设计软件，Cadence作为业界应用最广泛的软件，不仅是它拥有强大的功能和多款相关软件做支撑，还因为它提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行二次开发。skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言，Cadence为skill语言提供了丰富的交互式函数，研究skill语言继而编写工具，投入应用可以大大提高工作效率。

服务器板卡在PCB设计阶段，对板卡的质量、信号传输速率以及质量都有较高的要求，这就意味着技术人员必须非常谨慎地设计信号线的布线。作为高速信号中一种比较特殊的信号——差分信号，它们总是成对布线，而且差分过孔对之间不允许有其他信号线穿过。

PCB设计规范中规定差分线过孔之间不能穿其他信号线(如图1，差分线过孔有其他信号线穿过)，穿其他信号线会影响差分线信号质量，导致信号不稳定。在PCB设计中需要避免在差分过孔之间穿线，但是在2路、4路服务器主板差分线过孔多达五六万对，人工避让不易，容易出现疏漏，后期检查出来修改工作量大。

因此，现有技术存在以下问题：差分过孔不能全部成对清晰显示出来以及布线工作效率低下，容易在差分过孔对之间穿线。

发明内容

有鉴于此，为了克服上述问题的至少一个方面，本发明实施例的提出一种PCB设计方法，包括步骤：

设计差分线对；

获取差分线对中每一条差分线上的每一个过孔的属性；

根据所述每一个过孔的属性确定每一对差分过孔对；

在所述每一对差分过孔对之间设置标识线；

根据所述标识线设计其他信号线。

在一些实施例中，根据所述标识线设计其他信号线，进一步包括：

设计所述其他信号线时，避开所述标识线。

在一些实施例中，获取差分线对中每一条差分线上的每一个过孔的属性，进一步包括：

响应于接收到创建指令，根据所述创建指令确定待设计的区域。

获取所述区域中的所述差分线对。

在一些实施例中，还包括步骤：

响应于接收到删除指令，根据所述删除指令确定待删除所述标识线的区域；

删除所述区域中的所述每一对差分过孔对之间设置的所述标识线。

在一些实施例中，获取差分线对中每一条差分线上的每一个过孔的属性，进一步包括步骤：

获取所述每一个过孔的坐标。

在一些实施例中，根据所述每一个过孔的属性确定每一对差分过孔对，还包括：

根据所述每一个过孔的坐标，计算其中一条所述差分线上的每一个所述过孔分别与另一条所述差分线上的每一个所述过孔两两之间的距离；