[发明专利]触发驱动电路及显示装置

权利要求书

1.一种触发驱动电路，用于为像素驱动电路提供信号，其特征在于，所述触发驱动电路用于根据接收的扫描驱动电路输出的扫描信号或上拉节点信号产生补偿控制信号、电压输入控制信号以及重置信号；所述补偿控制信号用于像素驱动电路的补偿阶段，所述电压输入控制信号用于像素驱动电路的电压输入阶段，所述重置信号用于像素驱动电路的重置阶段；以及所述触发驱动电路还用于根据接收的时钟信号产生用于像素驱动电路的发光阶段的发光控制信号；所述触发驱动电路包括上拉控制模块、上拉模块、节点下拉模块以及输出下拉模块；所述上拉控制模块和节点下拉模块以及上拉模块连接于第一节点，所述输出下拉模块分别连接所述上拉模块和所述节点下拉模块；所述上拉控制模块输入所述时钟信号；所述节点下拉模块输入所述扫描信号或所述上拉节点信号；所述上拉模块通过触发驱动信号线输出触发驱动信号；所述触发驱动信号包括所述补偿控制信号、所述电压输入控制信号、所述重置信号以及所述发光控制信号；所述上拉控制模块包括第六晶体管；所述第六晶体管的控制端输入所述时钟信号，所述第六晶体管的第一通路端连接高电位，所述第六晶体管的第二通路端连接所述第一节点；所述节点下拉模块包括第五晶体管；所述第五晶体管的控制端输入扫描驱动电路输出的所述扫描信号或所述上拉节点信号，所述第五晶体管的第一通路端连接所述第一节点，所述第五晶体管的第二通路端连接低电位；所述上拉模块包括第七晶体管；所述第七晶体管的控制端连接第一节点，所述第七晶体管的第一通路端连接高电位，所述第七晶体管的第二通路端通过所述触发驱动信号线输出所述触发驱动信号；所述输出下拉模块包括第九晶体管和第十晶体管；所述第九晶体管的控制端和第十晶体管的控制端相连并连接于所述节点下拉模块，所述第十晶体管的第一通路端连接所述上拉模块的触发驱动信号线，所述第十晶体管的第二通路端连接所述第九晶体管的第一通路端，所述第九晶体管的第二通路端连接低电位。

2.根据权利要求1所述的触发驱动电路，其特征在于，所述触发驱动电路还包括第八晶体管；所述第八晶体管的控制端连接至所述上拉模块的触发驱动信号线，所述第八晶体管的第一通路端分别与第十晶体管的第二通路端以及第九晶体管的第一通路端相连，所述第八晶体管的第二通路端连接高电位。

3.根据权利要求1所述的触发驱动电路，其特征在于，所述触发驱动电路还包括清空模块；所述清空模块包括第十一晶体管和第十二晶体管；所述第十一晶体管的控制端输入清空信号，所述第十一晶体管的第一通路端连接至所述上拉模块的触发驱动信号线，所述第十一晶体管的第二通路端连接低电位；所述第十二晶体管的控制端输入清空信号，所述第十二晶体管的第一通路端连接至所述第一节点，所述第十二晶体管的第二通路端连接低电位。

4.根据权利要求1所述的触发驱动电路，其特征在于，所述触发驱动电路还包括第一电容；所述第一电容分别连接所述第一节点和所述触发驱动信号线。

5.一种显示装置，其特征在于，包括扫描驱动电路、像素驱动电路、数据驱动电路以及如上述权利要求1-4任意一项所述的触发驱动电路；所述触发驱动电路分别与所述扫描驱动电路、像素驱动电路、数据驱动电路电连接；所述触发驱动电路接收所述扫描驱动电路输出的扫描信号或上拉节点信号并产生补偿控制信号、电压输入控制信号以及重置信号输入至像素驱动电路；所述触发驱动电路还接收所述数据驱动电路输出的时钟信号并产生发光控制信号输入至所述像素驱动电路。