[发明专利]像素阵列基板

权利要求书

1.一种像素阵列基板，其特征在于，包括：

一基板；

一第一信号线及一第二信号线，配置于该基板上，且该第一信号线相交于该第二信号线；

一第三信号线，配置于该基板上，其中该第三信号线相交于该第一信号线，且于垂直该基板的一法线方向上，该第二信号线重叠于该第三信号线；

一第一有源元件，包括一半导体图案、一第一栅极以及一第二栅极，其中该半导体图案位于该第一栅极与该第二栅极之间，该第二栅极重叠于该第一栅极，且该第一栅极电性连接于该第三信号线；以及

一导电图案，电性连接于该第一栅极与该第二栅极，其中于该法线方向上，该导电图案、该第一栅极与该第二栅极相重叠。

2.如权利要求1所述的像素阵列基板，其特征在于，该第一有源元件更包括电性连接于该第一信号线的一第三栅极，且该半导体图案电性连接于该第二信号线。

3.如权利要求2所述的像素阵列基板，其特征在于，该半导体图案具有在一第一方向上延伸的一第一段以及在一第二方向上延伸的一第二段，其中于该法线方向上，该第一段重叠于该第三栅极，该第二段重叠于该第一栅极与该第二栅极。

4.如权利要求3所述的像素阵列基板，其特征在于，该半导体图案的该第一段具有一第一通道区，且该半导体图案的该第二段具有一第二通道区，该第一通道区在该第一方向上具有一第一长度，该第二通道区在该第二方向上具有一第二长度，且该第二长度与该第一长度的比值介于0.5至1之间。

5.如权利要求3所述的像素阵列基板，其特征在于，该第一段在垂直于该第一方向上具有一第一宽度，该第二段在垂直于该第二方向上具有一第二宽度，且该第二宽度与该第一宽度的比值介于0.5至1之间。

6.如权利要求3所述的像素阵列基板，其特征在于，该第一栅极在该第二方向上具有一第一宽度，该第二栅极在该第二方向上具有一第二宽度，且该第一宽度大于该第二宽度。

7.如权利要求1所述的像素阵列基板，其特征在于，该半导体图案于该法线方向上重叠于该第二信号线及该第三信号线，该半导体图案位于该第二信号线与该第三信号线之间，且电性连接于该第二信号线。

8.如权利要求1所述的像素阵列基板，其特征在于，更包括：

一第一绝缘层，配置于该第一栅极与该半导体图案之间；以及

一第二绝缘层，配置于该第二栅极与该半导体图案之间，其中该第一绝缘层与该第二绝缘层设有重叠于该第一栅极的一第一接触窗。

9.如权利要求8所述的像素阵列基板，其特征在于，更包括：

一第三绝缘层，配置于该第二栅极上且覆盖该第二栅极的部分表面，其中该第三绝缘层设有重叠于该第一栅极与该第二栅极的一第二接触窗，且该导电图案自该第三绝缘层延伸填入该第二接触窗与该第一接触窗并接触该第一栅极与该第二栅极。

10.如权利要求9所述的像素阵列基板，其特征在于，该第一接触窗所占区域于该基板上的垂直投影位于该第二接触窗所占区域于该基板上的垂直投影内。

11.如权利要求9所述的像素阵列基板，其特征在于，该第二绝缘层与该第三绝缘层设有一第三接触窗，且该第二信号线的一部分填入该第三接触窗，以电性连接于该半导体图案。

12.如权利要求11所述的像素阵列基板，其特征在于，该第一接触窗所占区域于该基板上的垂直投影与该第三接触窗所占区域于该基板上的垂直投影之间的最短距离介于2.25μm至6μm之间。

13.如权利要求1所述的像素阵列基板，其特征在于，更包括一第二有源元件，其中该第一有源元件及该第二有源元件分别位于该第二信号线的相对两侧，且该第二有源元件电性连接于该第一信号线与该第二信号线。