[发明专利]一种高效整流器及其制造方法在审
| 申请号: | 201910712156.5 | 申请日: | 2019-08-02 |
| 公开(公告)号: | CN110534584A | 公开(公告)日: | 2019-12-03 |
| 发明(设计)人: | 陈文锁;徐向涛;张成方;廖瑞金 | 申请(专利权)人: | 重庆大学;重庆平伟伏特集成电路封测应用产业研究院有限公司 |
| 主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L21/329 |
| 代理公司: | 50201 重庆大学专利中心 | 代理人: | 胡正顺<国际申请>=<国际公布>=<进入 |
| 地址: | 400044 *** | 国省代码: | 重庆;50 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 第一导电类型 沟槽栅 漂移层 肖特基势垒接触 隔离介质区 下电极层 衬底层 电极层 介质区 填充区 整流器 重掺杂 表面刻蚀 反向恢复 开关损耗 制造成本 制造工艺 制造 | ||
1.一种高效整流器,其特征在于,主要包括下电极层(1)、重掺杂第一导电类型衬底层(2)、第一导电类型漂移层(3)、沟槽栅介质区(4)、沟槽栅填充区(5)、肖特基势垒接触区(6)、隔离介质区(7)和上电极层(8);
所述重掺杂第一导电类型衬底层(2)覆盖于下电极层(1)之上;
所述第一导电类型漂移层(3)覆盖于重掺杂第一导电类型衬底层(2)之上。
所述沟槽栅介质区(4)为U型槽;
所述沟槽栅介质区(4)覆盖在第一导电类型漂移层(3)之上的部分表面;
所述沟槽栅填充区(5)填充在沟槽栅介质区(4)内;
所述肖特基势垒接触区(6)覆盖在第一导电类型漂移层(3)之上的部分表面;
所述肖特基势垒接触区(6)和沟槽栅介质区(4)间隔分布;
所述介质隔离区(7)完全覆盖在沟槽栅填充区(5)之上;
所述上电极层(8)覆盖在肖特基势垒接触区(6)和介质隔离区(7)之上。
2.根据权利要求1所述的一种高效整流器,其特征在于:所述沟槽栅填充区(5)和上电极层(8)不接触。
3.根据权利要求1或2所述的一种高效整流器,其特征在于:所述介质隔离区(7)覆盖沟槽栅介质区(4)的部分表面;所述上电极层(8)还覆盖沟槽栅介质区(4)的部分表面。
4.根据权利要求1所述的一种高效整流器,其特征在于:所述介质隔离区(7)完全覆盖在沟槽栅介质区(4)之上。
5.根据权利要求1所述的一种高效整流器,其特征在于:所述沟槽栅介质区(4)由一个或多个重复且不相联的结构单元构成。
6.根据权利要求1所述的一种高效整流器,其特征在于:所述肖特基势垒接触区(6)由一个或多个重复且不相联的结构单元构成。
7.一种权利要求1至6所述高效整流器的制造方法,其特征在于,主要包括以下步骤:
1)准备重掺杂第一导电类型衬底层(2);
2)形成第一导电类型漂移层(3);
3)在第一导电类型漂移层(3)表面刻蚀出槽型;
4)形成沟槽栅介质区(4);
5)形成沟槽栅填充区(5);
6)形成隔离介质区(7);
7)形成肖特基势垒接触区(6);
8)形成上电极层(8);
9)形成下电极层(1)。
8.根据权利要求7所述的一种高效整流器的制造方法,其特征在于:所述重掺杂第一导电类型衬底层(2)和第一导电类型漂移层(3)采用半导体材料,主要包括硅和碳化硅。
所述沟槽栅介质区(4)的材料为二氧化硅材料、氮氧化硅或氧化铪;
所述沟槽栅填充区(5)的材料为多晶硅;所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂;
所述肖特基势垒接触区(6)的材料为肖特基势垒金属或高级硅化物;所述高级硅化物包括钛硅合金、铂硅合金和镍铂硅合金。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆大学;重庆平伟伏特集成电路封测应用产业研究院有限公司,未经重庆大学;重庆平伟伏特集成电路封测应用产业研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910712156.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种肖特基二极管及其制备方法
- 下一篇:一种太阳能电池及其制作方法
- 同类专利
- 专利分类





