[发明专利]产生错误校正电路的方法

说明书

本揭露涉及一种产生用于校正从存储器读取的码字中的错误的错误校正电路的方法，其包括：建构G矩阵；将所述G矩阵变换成系统形式，所述经变换G矩阵由P矩阵及H矩阵构成；根据行重量对所述P矩阵的行进行排序；鉴于校正强度及数据位的数目确定待截断的所述P矩阵中的行的数目；通过截断所述P矩阵的具有第一行重量的所述经排序行且保持所述P矩阵的具有第二行重量的所述经排序行而产生截断P矩阵；以及根据所述截断P矩阵形成所述错误校正电路以校正所述码字的所述错误；其中所述第一行重量大于所述第二行重量。

技术领域

本发明实施例涉及减少多位错误校正码的逻辑的系统与方法。

背景技术

错误校正码(ECC)用于许多应用中。普遍应用中的一者为检测并校正存储器中的位错误。随着积极的技术扩展、供应电压的降低及例如磁阻随机存取存储器(MRAM)及电阻式RAM(ReRAM)的新兴存储器技术的发展，对ECC逻辑的有效实施再次产生兴趣。

发明内容

本发明的一实施例涉及一种产生用于校正从存储器读取的码字中的错误的错误校正电路的方法，其包含：建构产生矩阵(generation matrix)(G矩阵)；将所述G矩阵变换成系统形式，其中所述变换G矩阵由同位检查矩阵(P矩阵)及检查矩阵(H矩阵)构成；根据行重量对所述P矩阵的行进行排序；鉴于校正强度及数据位数目而确定待截断的所述P矩阵中的行的数目；通过截断所述P矩阵的具有第一行重量的所述经排序行且保持所述P矩阵的具有第二行重量的所述经排序行而产生截断P矩阵；以及根据所述截断P矩阵形成所述错误校正电路以校正所述码字的所述错误；其中所述第一行重量大于所述第二行重量。

本发明的一实施例涉及一种产生用于校正从存储器读取的码字中的错误的错误校正电路的方法，其包含：在给定t位错误校正码(ECC)强度的情况下建构产生矩阵(G矩阵)；将所述G矩阵变换成系统形式，其中所述变换G矩阵由同位检查矩阵(P矩阵)及检查矩阵(H矩阵)构成；根据行重量依升序对所述P矩阵的行进行排序；确定待截断的所述P矩阵中的行的数目；确定所述经排序行的前x个群组具有小于数据位的数目k×q的行重量的总和，q小于第x+1个群组的行重量；针对所述第x+1个群组中的所述行，确定每一经组合t个行的行重量的总和；以及根据待截断的所述P矩阵形成所述错误校正电路以用于确定所述码字的所述错误。

本发明的一实施例涉及一种产生用于校正从存储器读取的码字中的错误的错误校正电路的方法，其包含：在给定t位错误校正码(ECC)强度的情况下建构产生矩阵(G矩阵)；将所述G矩阵变换成系统形式，所述经变换G矩阵由同位检查矩阵(P矩阵)及检查矩阵(H矩阵)构成；通过使用所述H矩阵而产生所检索数据位向量的校正子(syndrome)；组合所述P矩阵的u个行，u为不大于t的自然数；在经组合u个行匹配所述校正子时确定所述错误；以及根据所述校正子形成所述错误校正电路以用于校正所述码字的所述错误。

附图说明

当结合附图阅读时从以下详细描述最佳理解本公开的方面。应注意，根据产业中的标准实践，各种构件未按比例绘制。事实上，为了清楚论述可任意增大或减小各种构件的尺寸。

图1为图解说明根据一些实施例的具有BCH码方案的存储器系统的图式。

图2为呈非系统形式的示范性产生矩阵(G矩阵)的图式。

图3为展示呈系统形式的G矩阵及检查矩阵(H矩阵)的关系的图式。

图4为展示根据一些实施例的运用两位错误校正强度减少存储器装置的逻辑的方法的流程图。

图5为展示根据一些实施例的产生矩阵的图式。

图6为展示根据一些实施例的运用多位错误校正强度减少存储器装置的逻辑的方法的流程图。

图7为展示根据一些实施例的运用单位错误校正强度确定存储器装置中的错误位置的方法的流程图。