[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供一种能够减小半导体层内的晶粒的粒径的半导体装置及其制造方法。根据一实施方式，半导体装置具备：第1半导体层，作为具有导电性的多晶半导体层；第2半导体层，设置在所述第1半导体层上，作为具有导电性且粒径比所述第1半导体层小的多晶半导体层；及多个电极层，在第1方向相互隔开而积层于所述第2半导体层上。所述装置还具备：第3半导体层，在所述第1半导体层、所述第2半导体层、及各所述电极层内，以在所述第1方向延伸的方式设置，且以与所述第2半导体层相接的方式设置；及电荷储存层，设置于所述多个电极层与所述第3半导体层之间。

【相关申请案】

本申请案享有以日本专利申请案2018-195696号(申请日：2018年10月17日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在作为与半导体存储器的通道半导体层相接的配线层(例如源极层)而形成半导体层的情况下，存在理想的是减小配线层内的晶粒的粒径的情况。

发明内容

实施方式提供一种能够减小半导体层内的晶粒的粒径的半导体装置及其制造方法。

根据一实施方式，半导体装置具备：第1半导体层，作为具有导电性的多晶半导体层；第2半导体层，设置在所述第1半导体层上，作为具有导电性且粒径比所述第1半导体层小的多晶半导体层；以及多个电极层，在第1方向相互隔开而积层于所述第2半导体层上。所述装置还具备：第3半导体层，在所述第1半导体层、所述第2半导体层、及各所述电极层内，以在所述第1方向延伸的方式设置，且以与所述第2半导体层相接的方式设置；以及电荷储存层，设置在所述多个电极层与所述第3半导体层之间。

附图说明

图1是表示第1实施方式的半导体装置的构造的剖视图。

图2是表示第1实施方式的半导体装置的构造的放大剖视图。

图3～图16是表示第1实施方式的半导体装置的制造方法的剖视图。

图17是用来对第1实施方式的粒界进行说明的剖视图。

图18是表示第1实施方式的半导体装置的构造的剖视图。

图19是表示第1实施方式的半导体装置的制造方法的剖视图。

图20(a)～(d)是用来对第1实施方式的粒径进行说明的图。

图21是表示第2实施方式的半导体装置的构造的剖视图。

图22是表示第2实施方式的半导体装置的制造方法的剖视图。

图23是表示第3实施方式的半导体装置的构造的剖视图。

图24是表示第3实施方式的半导体装置的制造方法的剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。在图1至图24中，对相同或类似的构成附注相同的符号，并省略重复的说明。

(第1实施方式)

图1是表示第1实施方式的半导体装置的构造的剖视图。图1的半导体装置例如是三维存储器。

图1的半导体装置具备基板1、第1层间绝缘膜2、源极层3、第2层间绝缘膜4、栅极层5、多个绝缘层6、多个电极层7、第3层间绝缘膜8、存储器绝缘膜11、通道半导体层12、核心绝缘膜13、以及多个元件分离绝缘膜14。