[发明专利]一种多模基站信号分析装置及方法

权利要求书

1.一种多模基站信号分析方法，其特征在于：采用一种多模基站信号分析装置，该装置包括2个A/D转换器和1个FPGA；其中，FPGA包括2个DDC数字下变频器、2个CIC级联积分梳妆滤波器、2个HB半带滤波器、SEL通路选择器、DDR3存储器、Rapid IO 4X高速接口单元、DSP处理器和PHY网口传输单元；

A/D转换器、DDC数字下变频器、CIC级联积分梳妆滤波器、HB半带滤波器、SEL通路选择器通过线路依次连接，SEL通路选择器的输出端通过线路分别连接至DDR3存储器和RapidIO 4X高速接口单元的一端，DDR3存储器的另一端、Rapid IO 4X高速接口单元的另一端、DSP处理器、PHY网口传输单元通过线路依次连接；

经过A/D转换器处理后的信号进入FPGA，经过FPGA内部的DDC数字下变频器、CIC级联积分梳妆滤波器、HB半带滤波器、SEL通路选择器处理后，数据分为两路，其中一路的大带宽数据进入DDR3存储器进行缓存，缓存后的数据通过Rapid IO 4X高速接口单元进入DSP处理器，经过DSP处理器处理后的数据通过PHY网口传输单元进入CPU进行处理显示；另一路数据通过Rapid IO高速接口单元与DSP处理器进行通信，经过DSP处理器处理后的数据通过PHY网口传输单元进入CPU进行处理显示；具体包括如下步骤：

步骤1：经过A/D转换器处理后的信号进入FPGA；

步骤2：经过FPGA内部的DDC数字下变频器、CIC级联积分梳妆滤波器、HB半带滤波器、SEL通路选择器处理后，数据分为两路，其中一路的大带宽数据进入DDR3存储器进行缓存，缓存后的数据通过Rapid IO 4X高速接口单元进入DSP处理器，经过DSP处理器处理后的数据通过PHY网口传输单元进入CPU进行处理显示；另一路数据通过Rapid IO高速接口单元与DSP处理器进行通信，经过DSP处理器处理后的数据通过PHY网口传输单元进入CPU进行处理显示；

采用FPGA内部的IDDR双倍速率寄存器捕获数据，能够实现高效率奇偶数据分离，再经过“隔一取反”逻辑实现数据转换为“零中频”基带信号；通过后级“多相滤波”FIR实现低通滤波同时移相，补偿IQ两路相位差。