[发明专利]功率器件及其制造方法在审
| 申请号: | 201910705227.9 | 申请日: | 2019-07-31 |
| 公开(公告)号: | CN110335895A | 公开(公告)日: | 2019-10-15 |
| 发明(设计)人: | 陈文高;杨东林;刘侠 | 申请(专利权)人: | 上海昱率科技有限公司 |
| 主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/78;H01L21/336 |
| 代理公司: | 北京中知法苑知识产权代理事务所(普通合伙) 11226 | 代理人: | 李明 |
| 地址: | 201306 上海市浦东新区*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 外延层 功率器件 过渡区 元胞区 终端区 介质层 衬底 制造 | ||
1.一种功率器件,所述功率器件划分为元胞区、过渡区和终端区,所述功率器件包括:
衬底;
第一外延层,设置于所述衬底上方;
第二外延层,设置于所述第一外延层上方;
多个体区,设置于所述第二外延层中;
多个元胞区沟槽,设置于元胞区的所述第二外延层中;
多个过渡区沟槽,设置于过渡区的所述第二外延层中;
多个终端区沟槽,设置于终端区的所述第二外延层中;
其中,所述过渡区沟槽底部和终端区沟槽底部的介质层厚度均大于所述元胞区沟槽底部的介质层厚度。
2.如权利要求1所述的功率器件,其中,所述过渡区沟槽下部侧壁和终端区沟槽侧壁上的介质层厚度均大于所述元胞区沟槽下部侧壁上的介质层厚度。
3.如权利要求1所述的功率器件,其中,所述过渡区沟槽下部和终端区沟槽下部的横截面宽度均大于所述元胞区沟槽下部的横截面宽度。
4.如权利要求1所述的功率器件,其中,所述多个过渡区沟槽和所述多个终端区沟槽与所述第二外延层交替排列。
5.如权利要求1所述的功率器件,还包括:
栅电极和屏蔽栅电极,设置于所述元胞区沟槽内,所述栅电极位于所述屏蔽栅电极的上方,且通过介质层彼此绝缘。
6.如权利要求5所述的功率器件,其中,所述多个屏蔽栅电极中的部分屏蔽电极和晶体管的源区连接。
7.如权利要求5所述的功率器件,其中,所述栅电极位于所述元胞区沟槽上部内,所述屏蔽栅电极位于所述元胞区沟槽下部内,所述元胞区沟槽上部的横截面宽度大于所述元胞区沟槽下部的横截面宽度。
8.如权利要求1所述的功率器件,其中,所述过渡区沟槽和终端区沟槽的深度可以大于所述元胞区的深度。
9.如权利要求1所述的功率器件,其中,所述第二外延层的浓度大于所述第一外延层的浓度。
10.一种制造功率器件的方法,其中所述功率器件划分为元胞区、过渡区和终端区,所述方法包括:
在衬底上外延生长第一外延层;
在第一外延层上外延生长第二外延层;
对所述第二外延层进行刻蚀,形成多个深沟槽;
在元胞区内扩大元胞区沟槽的开口,从而形成T形的元胞区沟槽;
在元胞区沟槽底部和侧壁上形成第一介质层,然后填充第一导电多晶硅以填满T形的元胞区沟槽;
在过渡区沟槽和终端区沟槽底部和侧壁上形成第二介质层,然后填充第二导电多晶硅以填满过渡区沟槽和终端区沟槽;
刻蚀元胞区沟槽内的第一导电多晶硅的一部分和过渡区沟槽内的第二导电多晶硅的一部分,控制元胞区沟槽和过渡区沟槽内剩余导电多晶硅的顶表面位置;
在元胞区和过渡区沟槽内淀积第三介质层,部分刻蚀所述第三介质层以保证在元胞区沟槽内的第一导电多晶硅和过渡区沟槽内的第二导电多晶硅的上方有一定厚度的第三介质层;
在T形元胞区沟槽和过渡区沟槽上部的侧壁形成指定厚度的栅氧化层;
在T形元胞区沟槽和过渡区沟槽内淀积第三导电多晶硅,以形成用作晶体管栅电极的导电多晶硅。
11.如权利要求11所述的制造功率器件的方法,还包括:
通过离子注入在外延层表面形成所述体区,然后在所述体区进行重掺杂形成源区;
对所述体区和源区用金属层连接,形成晶体管源极;
对所述结构的衬底底部进行背面减薄和背面金属层制作,形成晶体管漏极。
12.一种电子设备,包括至少部分地由如权利要求1至9中任意一项所述的功率器件形成的集成电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海昱率科技有限公司,未经上海昱率科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910705227.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





