[发明专利]一种移位寄存电路及其驱动方法以及显示装置

权利要求书

1.一种移位寄存电路，其特征在于，包括：多级级联的移位寄存器；

所述移位寄存器包括：输入模块，上拉模块，下拉模块，输出模块和复位模块；

所述输入模块分别与第一节点、第二节点和输入端电连接，所述上拉模块分别与第一时钟端和所述第二节点电连接，所述下拉模块分别与第二时钟端和所述第二节点电连接，所述输出模块分别与所述第一节点、所述第二节点、所述第二时钟端和扫描输出端电连接，所述复位模块分别与复位端和所述第一节点电连接；

对于一级所述移位寄存器，第一阶段，在所述输入模块所接收信号和所述上拉模块所接收信号的控制下上拉所述第一节点处和所述第二节点处的电位；第二阶段，在所述下拉模块所接收信号的控制下下拉所述第二节点处的电位并再上拉所述第一节点处的电位，同时控制所述扫描输出端输出有效脉冲；第三阶段，在所述下拉模块所接收信号的控制下下拉所述第一节点处的电位，同时控制所述扫描输出端输出无效脉冲；第四阶段，在所述复位模块所接收信号的控制下下拉所述第一节点处的电位以进行复位，同时控制所述扫描输出端保持输出无效脉冲。

2.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块包括第一晶体管和第七晶体管；

所述第一晶体管和所述第七晶体管的控制端均与所述输入端电连接，所述第一晶体管和所述第七晶体管的输入端均与电源端电连接，所述第一晶体管的输出端与所述第一节点电连接，所述第七晶体管的输出端与所述第二节点电连接。

3.根据权利要求1所述的移位寄存电路，其特征在于，所述上拉模块包括第六晶体管、第二电容和第三电容；

所述第六晶体管的控制端与所述第一时钟端电连接，所述第六晶体管的输入端与电源端电连接，所述第六晶体管的输出端与所述第二节点电连接，所述第二电容的第一端与所述第六晶体管的输入端电连接，所述第二电容的第二端接地，所述第三电容的第一端与所述第六晶体管的输出端电连接，所述第三电容的第二端接地。

4.根据权利要求1所述的移位寄存电路，其特征在于，所述下拉模块包括第五晶体管；所述第五晶体管的控制端与所述第二时钟端电连接，所述第五晶体管的输入端与所述第二节点电连接，所述第五晶体管的输出端接地。

5.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块包括第二晶体管、第三晶体管和第一电容；

所述第二晶体管的控制端与所述第一节点电连接，所述第二晶体管的输入端与所述第二时钟端电连接，所述第二晶体管的输出端与所述扫描输出端电连接，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述扫描输出端电连接，所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的输入端与所述扫描输出端电连接，所述第三晶体管的输出端接地。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述复位模块包括第四晶体管；所述第四晶体管的控制端与所述复位端电连接，所述第四晶体管的输入端与所述第一节点电连接，所述第四晶体管的输出端接地。

7.根据权利要求2-6任一项所述的移位寄存电路，其特征在于，所述晶体管均为NMOS。