[发明专利]一种集成天线的封装方法及封装结构

说明书

本发明公开了一种集成天线的封装方法及封装结构，该方法包括如下步骤：在载体上制备集成天线层；集成天线层包括天线以及包覆天线的介质层，天线的接口显露于介质层外；将芯片正装于集成天线层上，并在集成天线层上形成封装体，包封住芯片；在封装体内形成若干导电柱；导电柱包括将天线接口电连接至封装体上表面的第一导电柱以及将芯片的焊盘电连接至封装体上表面的第二导电柱。通过首先在载体上制备集成天线层，使得在天线的制备过程中不会受到其他结构带来的制备工艺或者制备条件的限制，使得制备高精度、高频天线成为可能；并通过将天线与芯片垂直集成封装，最终获得尺寸较小的封装结构。

技术领域

本发明涉及半导体集成电路封装技术领域，尤其涉及到一种芯片与天线集成封装的封装方法及封装结构。

背景技术

5G高频通讯芯片封装结构需要将天线、射频前端和收发器整合成单一系统级封装。将天线集成到芯片封装中，其优点在于可以简化系统设计，有利于小型化、低成本。目前行业内有很多集成天线技术出现，如基于陶瓷、有机框架、扇出型封装等多种工艺下的集成天线设计研究。其中，基于扇出封装技术的集成天线技术，对于单芯片系统，由于芯片和天线间不需要通过打线键合(wire bonding)或者由植球(solder ball)方式来完成导电互连，路径损耗小，天线端可以获得更大的输入功率，在天线结构相同的情况下，将会获得更大的天线等效辐射功率；对于多芯片系统，基于扇出封装工艺，芯片间的互连同样也会有着较小的损耗。

但是，目前，扇出封装中的集成天线大多在完成芯片贴片封装后，在芯片封装的正面(靠近芯片焊盘的表面)或者背面(远离芯片焊盘的表面)上制备，而在制备的过程中，为了防止对已封装部分特别是其中的芯片以及金属线等结构的性能造成影响，集成天线的制备过程存在制备工艺以及制备条件等诸多限制，而这些限制恰恰也限制了集成天线的制备精度。

发明内容

因此，本发明要解决的技术问题在于解决现有的集成天线的封装方法存在诸多限制，从而对集成天线的制备精度造成了限制的问题。

为此，根据第一方面，本发明提供了一种集成天线的封装方法，包括以下步骤：在载体上制备集成天线层；集成天线层包括天线以及包覆天线的介质层，天线的接口显露于介质层外；将芯片正装于集成天线层上，并在集成天线层上形成封装体，包封住芯片；在封装体内形成若干导电柱；导电柱包括将天线接口电连接至封装体上表面的第一导电柱以及将芯片的焊盘电连接至封装体上表面的第二导电柱。

可选地，将芯片正装于集成天线层上，并在集成天线层上形成封装体，包封住芯片的步骤，包括：在集成天线层上形成第一封装层；将芯片正装于第一封装层上，并在第一封装层上形成第二封装层，包封住芯片。

可选地，在载体上制备集成天线层的步骤之后，还包括：在天线接口上形成第三导电柱；封装体包封芯片以及第三导电柱，第一导电柱与第三导电柱电连接。

可选地，在封装体内形成若干导电柱的步骤，包括：在封装体内形成若干盲孔，以显露第三导电柱以及焊盘；在显露第三导电柱的盲孔内填充第一导电材料，形成第一导电柱；在显露焊盘的盲孔内填充第二导电材料，形成第二导电柱。

可选地，集成天线的封装方法还包括：在封装体上设置重布线层，重布线层与第一导电柱以及第二导电柱电连接。

根据第一方面，本发明提供了一种集成天线的封装结构，包括：集成天线层，集成天线层包括天线以及包覆天线的介质层，天线的接口显露于介质层外；封装体，设置于集成天线层上，封装体内封装有芯片，芯片的器件面远离集成天线层；封装体内还包括若干导电柱，导电柱包括将天线接口电连接至封装体上表面的第一导电柱以及将芯片的焊盘电连接至封装体上表面的第二导电柱。

可选地，封装体内还包括第三导电柱，第三导电柱的一端与天线接口电连接，另一端与第一导电柱电连接。

可选地，封装体包括：第一封装层，设置于集成天线层上；第二封装层，设置于第一封装层上，第二封装层内封装有芯片，芯片的器件面远离集成天线层。