[发明专利]半导体元件

说明书

一种半导体元件，其特征在于，包含设置在复数个列及复数个栏中的复数记忆单元。元件还包含复数初级字元线，其中每一个初级字元线连接于设置在一个列中的第一复数记忆单元及复数位元线对；每一个初级字元线连接于设置在一个栏中的第二复数记忆单元。元件还包含字元线驱动电路，操作以选择初级字元线的第一初级字元线，以及操作以自第一端对所选择的第一初级字元线充电；以及次级字元线，操作以自第二端对所选择的第一初级字元线充电。

技术领域

本揭示是有关于一种半导体元件，特别是关于记忆体元件的半导体元件。

背景技术

集成电路记忆体的其中一种常见的种类为静态随机存取记忆体(Static randomaccess memory；SRAM)元件。SRAM元件包含复数个记忆单元的阵列。每一个记忆单元使用连接在较高参考位准及较低参考位准之间的晶体管的预定数目，因而以储存在另一个储存节点的互补信息，使得二个储存节点的其中一者被所储存的信息占据。在一个实例中，SRAM记忆单元储存在另一个储存节点。SRAM记忆单元的每一个位元(Bit)储存在六个晶体管中的其中四者，且前述的四个晶体管形成相互交叉耦合反相器。其余的二个晶体管连接于字元线，用以在读取及写入操作时，通过选择性连接记忆单元至位元线，控制存取记忆单元。

当记忆体结构变小，字元线的金属维度亦变小。缩小金属维度的字元线会造成不良电压分布，进而造成记忆单元的效能减低。更进一步，当记忆体装置及字元线便小时，没有空间给简易提升金属字元线结构。此外，字元线的电阻随着字元线变小而增加，借以影响SRAM元件的效能。

发明内容

本揭示案的实施例是关于一种半导体元件，其特征在于，包含复数记忆单元，设置在复数个列及复数个栏中；复数初级字元线，其中每一个该等初级字元线连接于设置在一个该等列中的一第一复数记忆单元；一字元线驱动电路，操作以选择该等初级字元线的一第一初级字元线，以及操作以自一第一端对所选择的该第一初级字元线充电；以及至少一次级字元线，操作以自一第二端对所选择的该第一初级字元线充电。

附图说明

当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的实施例的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。

图1是根据一些实施例的记忆单元的一个实例的示意图；

图2描绘根据一些实施例的SRAM单元阵列的一个实例的示意图；

图3A描绘根据一些实施例的第一记忆体元件的一个实例的示意图；

图3B描绘根据一些实施例的预先解码电路的一个实例的示意图；

图4描绘根据一些实施例的第一记忆单元的实例中的单元阵列的布局的一个实例；

图5描绘根据一些实施例的第二记忆体元件的一个实例的示意图；

图6描绘根据一些实施例的第二记忆单元的实例中的单元阵列的布局的一个实例；

图7描绘根据一些实施例的第三记忆体元件的一个实例的示意图；

图8描绘根据一些实施例的第三记忆单元的实例中的单元阵列的布局的一个实例；

图9描绘根据一些实施例的用以操作升压器字元线与记忆体元件连接的方法的一个实例；

图10描绘根据一些实施例的记忆单元的实例中的字元线的电压分布的一个实例。

【符号说明】

100：记忆体元件

110：单元阵列

120：字元线驱动电路

140输入/输出电路