[发明专利]半导体结构及其形成方法、晶体管

说明书

一种半导体结构及其形成方法、晶体管，形成方法包括：提供基底，基底上形成有伪栅层，伪栅层侧壁上形成有侧墙，伪栅层和侧墙露出的基底上形成有层间介质层，层间介质层露出伪栅层和侧墙的顶部；去除部分高度的伪栅层，形成剩余伪栅层，且剩余伪栅层和侧墙围成凹槽；沿垂直于凹槽侧壁的方向，对剩余伪栅层露出的侧墙进行减薄处理；在减薄处理后，去除剩余伪栅层，在层间介质层内形成栅极开口；在栅极开口中形成金属栅极结构。通过减薄处理，使侧壁上形成有剩余侧墙的栅极开口呈T字型，即增大了栅极开口的顶部开口尺寸，从而降低了金属栅极结构在栅极开口内的形成难度，即有利于提高金属栅极结构在栅极开口内的形成质量，进而提高晶体管的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法、晶体管。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，MOS晶体管的特征尺寸不断缩小，各种由器件的物理极限所引起的二级效应相继出现，器件特征尺寸按比例缩小变得困难。其中，最具挑战性的是如何解决半导体器件漏电流大的问题。

当前提出的解决方法是，采用高k金属栅(HKMG)技术形成金属栅极结构(metalgate)，即采用具有高介电常数的电介质材料(通常称为高k栅介质材料)来形成栅介质层，并采用包含金属元素的导电材料(通常称为金属材料)来形成栅电极，以避免高k栅介质材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法、晶体管，提高晶体管的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅层，所述伪栅层的侧壁上形成有侧墙，所述伪栅层和侧墙露出的基底上形成有层间介质层，所述层间介质层露出所述伪栅层和侧墙的顶部；去除部分高度的所述伪栅层，形成剩余伪栅层，且所述剩余伪栅层和所述侧墙围成凹槽；沿垂直于所述凹槽侧壁的方向，对所述剩余伪栅层露出的侧墙进行减薄处理；在所述减薄处理后，去除所述剩余伪栅层，在所述层间介质层内形成栅极开口；在所述栅极开口中形成金属栅极结构。

相应的，本发明实施例还提供一种半导体结构，包括：基底；层间介质层，位于所述基底上，所述层间介质层内形成有露出所述基底的栅极开口；侧墙，位于所述栅极开口的侧壁上，所述侧墙包括底部侧墙以及位于所述底部侧墙上的顶部侧墙，沿垂直于所述栅极开口侧壁的方向，所述底部侧墙的宽度大于所述顶部侧墙的宽度；呈T字型的金属栅极结构，位于所述侧墙之间的栅极开口内。

相应的，本发明实施例还提供一种晶体管，包括：基底；层间介质层，位于所述基底上，所述层间介质层内形成有露出所述基底的栅极开口；底部侧墙，覆盖所述栅极开口靠近所述基底一侧的部分侧壁；金属栅极结构，位于所述底部侧墙露出的所述栅极开口中，所述金属栅极结构包括：呈T字型的栅电极层，所述栅电极层包括底部栅电极层以及位于所述底部栅电极层上的顶部栅电极层，沿垂直于所述栅极开口侧壁的方向，所述顶部栅电极层的宽度大于所述底部栅电极层的宽度；功函数层，位于所述底部栅电极层的侧壁上、所述顶部栅电极层的侧壁和底部上、以及所述栅电极层底部和基底之间；高k栅介质层，位于所述功函数层和底部侧墙之间、以及所述功函数层和基底之间；沟槽，由所述层间介质层、底部侧墙和金属栅极结构围成；刻蚀阻挡层，位于所述沟槽内。

与现有技术相比，本发明实施例的技术方案具有以下优点：