[发明专利]一种可扩展多输出中断控制器

说明书

本发明公开的一种可扩展多输出中断控制器，包括中断信息模块，中断信息模块输入端与多个处理器核连接配制中断信息，中断信息模块输入端还与多个中断源连接接收多个不同中断信号，中断信息模块输出端分别与多个相同的中断控制模块连接向每个中断控制模块发送有效中断源最高优先级信号，每个中断控制模块分别对应连接一个处理器核，每个中断控制模块与处理器核进行中断信息交互从而控制处理器核的中断。本发明一种可扩展多输出中断控制器，对处理器以及中断源数量扩展性良好。

技术领域

本发明属于嵌入式处理器的中断控制技术领域，具体涉及一种可扩展多输出中断控制器。

背景技术

随着微处理器的发展，提高工作效率、降低系统功耗成为了主要发展趋势，由此引入了中断。中断是指处理器工作时，由于内部或外部的突发事件导致处理器不得不暂停当前工作，并跳转到中断程序中去，中断程序执行结束之后，再返回之前暂停的程序继续工作。在这过程中中断是随机发生的。

随着处理器的性能越来越高，对主频的要求就在不断地提高，由此引入了多核处理器，且中断的种类也越来越多，故中断控制也面临着新的挑战。学术界关于多核中断控制器的研究也成了人们关注的焦点，我们看到的中断控制器也比较成熟，可中断控制器如何支持越来越多的处理器核以及中断源，即中断控制器的扩展性以及通用性至今还是一个问题。国内外许多企业对此做了很多的相关研究，如ARM的GIC协议，其电路结构复杂，因为需要在多处理器系统中提供中断，通常适用于大型的系统设计，而对于核较少的系统就会产生大量硬件开销，如IBM基于Open PIC协议提出的MPIC协议，最多支持四个处理器和多达128个中断源，对处理器以及中断源数量扩展性还是不够。

发明内容

本发明的目的在于提供一种可扩展多输出中断控制器，对处理器以及中断源数量扩展性良好。

本发明所采用的技术方案是：一种可扩展多输出中断控制器，包括中断信息模块，中断信息模块输入端与多个处理器核连接配制中断信息，中断信息模块输入端还与多个中断源连接接收多个不同中断信号，中断信息模块输出端分别与多个相同的中断控制模块连接向每个中断控制模块发送有效中断源最高优先级信号，每个中断控制模块分别对应连接一个处理器核，每个中断控制模块与处理器核进行中断信息交互从而控制处理器核的中断。

本发明的特点还在于，

中断信息模块包括寄存器模块，寄存器模块的输入端与多个处理器核、多个中断源连接用于存放中断信息，寄存器模块的输出端与选择器Ⅰ连接，选择器Ⅰ用于接收中断信息并判断输出所有有效中断源优先级信号，选择器Ⅰ的输出端与最高优先级比较器连接，最高优先级比较器的输出端分别与多个中断控制模块连接，最高优先级比较器用于比较所有有效中断源优先级信号并向多个中断控制模块输出有效中断源最高优先级信号。

寄存器模块包括Cie寄存器，Cie寄存器的输入端与多个处理器核连接，输出端与选择器Ⅰ连接，Cie寄存器用以存放不同处理器核对不同中断源的使能信号，寄存器模块还包括Pri寄存器，Pri寄存器的输入端与多个处理器核连接，输出端与选择器Ⅰ连接，Pri寄存器用以存放所有中断源的中断优先级信号，寄存器模块还包括IP寄存器，IP寄存器的输入端与多个中断源连接，输出端与选择器Ⅰ连接，IP寄存器用以存放所有中断源的中断信号。