[发明专利]具有JFET区布图设计的半导体器件

说明书

本发明公开具有JFET区布图设计的半导体器件。半导体器件包括半导体层、阱区、源区、栅区、漏电极层、和JFET区。半导体层具有第一面和第二面，半导体层包括基底和漂移区。阱区设置在漂移区中并且从第一面朝向基底的方向延伸。源区设置在阱区中，栅区设置在第一面上并且与源区和阱区接触。漏电极层设置在第二面上。JFET区设置在漂移区中并且从第一面朝向基底的方向延伸，JFET区与栅区接触，JFET区包括多个JFET子区，在顶平面视图下，相邻JFET子区被阱区隔开。根据本发明的半导体器件具有更好的电流能力和电压阻断能力、更好的可靠性、稳定性。

技术领域

本发明涉及半导体领域，更具体而言，涉及具有JFET区布图设计的半导体器件。

背景技术

半导体器件，例如碳化硅(SiC)金属-氧化物半导体场效应晶体管(MOSFET)，在工业中有广泛应用。在某些场合，例如功率应用中，期望半导体器件具有高耐压(例如达几千伏)、大电流等特性。然而，现有的半导体器件，例如碳化硅MOSFET，存在体电阻太大而影响器件的电流特性。此外又由于栅区介电层下的电场过高而使得器件容易遭受击穿或失效，无法承受期望的电压，这也影响器件的可靠性和鲁棒性。

发明内容

本发明提出具有JFET区布图设计的半导体器件，以解决现有技术中上述一个或多个技术问题。

根据本发明的一方面，提供一种半导体器件。半导体器件包括半导体层、阱区、源区、栅区、漏电极层、以及JFET区。半导体层具有第一面和与第一面相对的第二面，半导体层包括第一导电类型的基底和设置在基底上的漂移区。阱区具有第二导电类型，阱区设置在漂移区中并且从第一面朝向基底的方向延伸，第二导电类型与第一导电类型不同。源区设置在阱区中，并且从第一面朝向基底的方向延伸。栅区设置在第一面上并且与源区和阱区接触。漏电极层设置在第二面上。JFET区具有第一导电类型，JFET区设置在漂移区中并且从第一面朝向基底的方向延伸，JFET区与栅区接触，JFET区包括多个JFET子区，在顶平面视图下，相邻JFET子区被阱区隔开。

根据本发明的另一方面，提供一种半导体器件。半导体器件包括半导体层、阱区、源区、栅区、漏电极层、以及JFET区。半导体层具有第一导电类型，半导体层具有第一面和与第一面相对的第二面，半导体层包括基底和设置在基底上的漂移区。阱区设置在漂移区中并且从第一面朝向基底的方向延伸，阱区具有与第一导电类型不同的第二导电类型。源区设置在阱区中，并且从第一面朝向基底的方向延伸。栅区设置在第一面上并且与源区和阱区接触。漏电极层设置在第二面上并且与半导体层形成欧姆接触。JFET区具有第一导电类型，JFET区设置在漂移区中并且从第一面朝向基底的方向延伸，JFET区与栅区接触，JFET区包括多个JFET子区，在平面视图下，多个JFET子区中的每个JFET子区被阱区包围，以使得每个JFET子区与相邻的阱区实现电荷平衡。

根据本发明一个或多个实施例的半导体器件具有许多优点。例如，由于JFET区的杂质浓度可比漂移区的杂质浓度更高，由此可降低半导体器件的体电阻，这对于器件的电流能力是十分有利的。此外，JFET区可包括多个JFET子区，每个JFET子区可与周围掺杂类型相反的阱区形成电荷平衡，这可降低靠近栅区的半导体层中的电场，避免电场过高或电流过大引起的器件击穿或失效。因此，根据本发明一个或多个实施例的半导体器件可承受更高的电压，具有更好的可靠性、稳定性、和使用寿命，可适于更多的工业应用。

本发明的其他实施例和更多技术效果将在下文详述。

附图说明

多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定。为方便计，相同或相似的元件在附图中采用相同或相似的附图标记，除非有特别说明，附图中的图不构成比例限制，其中，

图1a示出根据本发明一实施例的半导体器件的半导体层的顶平面视图；

图1b示出根据本发明一实施例的半导体器件的一截面示意图；