[发明专利]一种处理器微架构设计验证方法

说明书

本发明公开了一种处理器微架构设计验证方法，其步骤包括：1)对每一所选石蕊测试程序用例进行解析，并根据解析结果生成执行对应石蕊测试程序用例的若干μhb图；所选石蕊测试程序用例为待验证处理器微架构所采用的内存一致性模型相关的石蕊测试程序用例，每一μhb图对应石蕊测试程序在待验证处理器微架构设计下的一执行结果；2)对生成的μhb图进行成环检测；3)将石蕊测试用例i的成环判断结果与石蕊测试用例i给出的结果进行比对，判断石蕊测试用例i是否满足内存一致性模型，如果各所选石蕊测试用例所对应的μhb图成环的结果分别与对应石蕊测试用例所给出的结果相一致，则判定待验证处理器微架构满足其所采用的内存一致性模型。

技术领域

本发明涉及一种基于形式化的内存一致性模型验证方法，属于软件工程技术领域。

背景技术

内存一致性模型定义了在共享内存上对来自各处理器核的读写指令间顺序的约束规则。目前有许多不同的内存一致性模型，如顺序一致性模型，TSO(Total Store Order)内存一致性模型，PSO(Partial Store Order)内存一致性模型等。一个处理器微架构的设计实现是否满足其所采用的内存一致性模型，是判断其正确性的重要标准之一。目前内存一致性模型的验证方法可以分为动态验证方法和静态验证方法。动态方法通过随机生成读写指令，在执行过程中通过分析中间结果对是否满足所采用的内存一致性模型进行判断。静态方法通过定义相应的公理语义以构建待验证处理器的形式化模型，枚举特定执行程序的所有可能状态，根据这些状态判断处理器的设计是否满足所采用的内存一致性模型。

静态方法中构建的形式化模型主要分为两类：Axiomatic模型与Operational模型。本发明中使用了Axiomatic模型，模型中用happens-before有向图来表示事件的先后关系。通过公理语义描述happens-before有向图的构建约束。

以往方法中，PipeCheck方法将happens-before图细化为微架构级happens-before图，简称μhb(microarchitecturrally happens-before)图。μhb图中的中每一个节点代表一条指令的在执行过程中的某一阶段，连接两个节点的有向边表示两个不同执行阶段之间被执行的先后顺序关系，通过枚举的方法列举出目标程序在运行过程中指令不同执行状态之间的先后关系，每一种执行结果由一张μhb图与之相对应。PipeCheck并未考虑缓存一致性协议对于各级缓存的影响，CCICheck进行了改进，主要考虑了缓存一致性协议对于实现内存一致性模型的影响，通过ViCL四元组描述各地址对缓存行的占用情况侧面反映实现缓存一致性协议过程中各缓存状态，并在μhb图以特定类型的节点中加以表现。但是，CCICheck仍然无法提供缓存一致性实现中的一些细节，例如对于一些仲裁逻辑可能造成的影响。

发明内容

本发明技术解决问题：克服现有内存一致性模型验证方法在模型描述能力上的不足，提供一种体现仲裁逻辑影响的内存一致性模型验证方法ArbLCheck。待验证的处理器微架构设计大概结构如图1所示，共三级缓存，其中一二级缓存是各处理器核私有，三级缓存由各处理器核共享。在三级缓存位于处理器的非核部分(Uncore)，非核可以管理来自各处理器核的访问一二级缓存未命中时所产生的访问三级缓存的读写请求。非核的结构概图如图2所示：非核通过仲裁机制确定可访问三级缓存的请求。请求调度逻辑有可能会打乱原有的读写指令顺序，因此可能会导致处理器微架构设计违背其所采用的内存一致性模型。本发明主要用于检测共享存储请求调度逻辑对内存一致性造成的影响。在ArbLCheck中实现对此种处理器设计的建模以及提供了相应的验证流程。

本发明采用的技术方案如下：

一种基于形式化的内存一致性模型验证方法，其步骤包括：