[发明专利]多路分集信号的收发控制方法

说明书

本发明公开了一种多路分集信号的收发控制方法，初始化DSP硬件平台；用即插即用算法进行自动硬件识别和自动软件配置；将接收到的多路采样信号进行分离；分别对采样得到的多路信号进行处理，取出其中一路信号用不同载频的载波进行调制得到频率分集信号；用多通道缓冲串口的轮询方式找到主AD/DA芯片的帧同步信号；在发送中断服务子程序中加载需要发送出去的信号；判断整个通信过程是否结束。

技术领域

本发明属于多路信号控制技术领域，具体涉及一种多路分集信号的收发控制方法。

背景技术

短波通信通常借助电离层的反射进行远距离通信，由于电离层的迅速变化，以及信号传输过程中多径效应的存在，接收端通常接收到的信号会有高低起伏变化，造成信号衰落。分集技术能够很好的抵抗这种多径衰落。

分集技术可以分为空间分集、时间分集以及频率分集。其中，频率分集是指将要传输的一路信号利用不同载频的载波调制后分别用不同的发信机发射出去，接收端用不同的收信机接收信号，接收端得到衰落特性不相关的多路信号的条件是各载波频率之间的间隔大于相干带宽。分集并不是独立支路数越多越好，实践证明，当接收独立支路数大于4时，分集合并效果将不明显。多条支路和单一支路相比，效果有着明显的改善，因此获取独立支路数通常在2～4。

现有的获得多条独立支路信号的一种方法为：基于数模/模数芯片TLV320AIC10(简称Aic10)的级联模式，将多个(最多八个)Aic10级联起来，通过数字信号处理器(简称DSP)的外设模块多通道缓冲串口(简称McBSP0)与DSP实现数据通信，数据的接收和发送是在帧同步信号的下降沿开始，在移位时钟上升沿到来时，每一比特数据对应一个移位时钟进行传输。多个级联的Aic10中，只有一个是主Aic10，其他为从Aic10。数据采样时，默认情况下采样的数据位宽为15+1bit格式，高15位为有效数据位，最低位为标志位，主Aic10采样的数据，最低位为1，从Aic10采样的数据，最低位为0。

目前，国内外研究人员提出的用Aic10级联方案控制多路信号都没有明确给出如何根据需要控制多路(两路以上)信号中的某一路或者某几路信号同时接收和发送的方法。韩少华、陈健、傅丰林于2002年9月在期刊《电子产品世界》上发表了题为“多路音频模拟接口芯片TLV320AIC10与DSP串行通信的设计与实现”的论文，该论文中提出一种方法：将三个Aic10级联起来，通过TMS320VC5402的McBSP0实现与DSP5402通信，其中主Aic10作为主控，为其他两个从Aic10和DSP5402的McBSP0数据传输提供信号接收移位时钟CLKR、发送移位时钟CLKX和信号接收帧同步信号FSR、发送帧同步信号FSX，信号收发控制时采用一种多串口中断源的实现方案，该方案确保了中断请求的无漏检测和服务，并有效解决了多个串口共享同一中断源时所造成的冲突和丢失，但是这种中断方式每来一个接收信号都要触发CPU中断，极大地占用了CPU资源，给高速信号处理系统的设计带来了一定的限制。代富贵、陈健于2003年11月在期刊《电子设计应用》上发表了题为“TLV320AIC10与TMS320VC5402的多通道信号接口设计”的论文，提出一种用DMA乒乓缓冲技术接收三路采样信号的方法，将乒乓缓冲区的大小设定为90，前三分之一缓冲区存放通道一的接收数据，中间三分之一缓冲区存放通道二的接收数据，后三分之一缓冲区存放通道三的接收数据，不改变源地址，每次接收一个数据后目的地址加30，每次接收完一帧后减59，在完成一个块的搬移后产生中断，通知DSP处理数据，这种方式虽然将多路采样信号分离了，同时避免了从McBSP0接收寄存器搬移数据时频繁使用CPU，但是不能确定缓冲区中分离的信号来自主Aic10还是从Aic10。