[发明专利]安全芯片的主动屏蔽层电路

说明书

本发明公开了一种安全芯片的主动屏蔽层电路，包括：金属屏蔽层，包括通过多个贯穿金属屏蔽层的过孔相连接的顶层金属线与次顶层金属线；输入检测电路，用于接收数字逻辑单元发送的检测信号，对检测信号进行放大处理，并将放大处理后的信号传输至次顶层金属线，次顶层金属线将接收到的信号传输至与次顶层金属线相连接的顶层金属线；输出检测电路，用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至数字逻辑单元的输入接口；次顶层金属线覆盖安全芯片的敏感模块。本发明提供的安全芯片的主动屏蔽层电路，可以增加FIB探测难度，提高主动屏蔽层的抗攻击性。

技术领域

本发明是关于安全芯片，特别是关于一种安全芯片的主动屏蔽层电路。

背景技术

随着微电子技术，信息安全技术以及深亚微米工艺加工技术的发展，智能卡技术不断进步，安全芯片的应用领域也在不断扩大，安全芯片的安全防护技术也成为微电子领域的课题之一。

现今攻击安全芯片的方式主要分非侵入式攻击，半侵入式攻击和侵入式攻击三大类，侵入式攻击也称作物理攻击，需要直接接触芯片元器件的内部，会对芯片造成永久破坏。该攻击方式通常先要去除芯片封装，暴露出硅晶粒，再通过逆向工程提取芯片版图，恢复出芯片门级电路结构；或者通过扫描电子显微镜或聚焦离子束显微镜(Focused Ionbeam，简称FIB)对安全芯片电路和金属走线进行切割、连接和修改等。因此，智能卡芯片一般会在芯片顶层添加主动屏蔽层，防止侵入式物理探测和篡改攻击。具体的，主动屏蔽层包含监测电路和金属屏蔽线，当主动屏蔽层的有源屏蔽线被探测或切断时，主动屏蔽层的检测电路检测到屏蔽线上传输的信号发生变化，即刻产生报警信号，告知主控单元受到了外界攻击，主控单元可以采取对关键数据、密码进行销毁等防护措施。

如图1所示，其为现有技术中有源屏蔽层的防护结构示意图，具体的，主动屏蔽层由金属屏蔽层和下方的检测传感器构成。金属屏蔽线一般布满除IO，LOGO以外的整个芯片；同时金属屏蔽线也作为传感网络层，屏蔽线的输入输出端口连接至输入输出检测电路，当任意一根顶层金属被短路或切断后，芯片能够检测出来并进入相对安全的状态，避免内部敏感信息泄露，从而防止在芯片工作过程中，攻击者通过探针探测或修改芯片内部信号以获得攻击者需要的敏感信息。主动屏蔽层多采用单层金属防护层设计，并且金属屏蔽线走线宽度和距离跨度在28纳米到400纳米之间。

但是，基于此，本申请的发明人发现，目前FIB物理攻击技术的精度已经达到5纳米，这种单层金属屏蔽线的结构已经很难实现防物理攻击的作用。且金属屏蔽线与检测传感电路连接端口通常采用顺序连接并暴露于金属屏蔽线之下，需要找寻到有源屏蔽线的起始点和终止点，并将其依序对应连接上，主动屏蔽层的抗攻击防护失效。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种安全芯片的主动屏蔽层电路，其能够提高主动屏蔽层的抗攻击性。

为实现上述目的，本发明提供了一种安全芯片的主动屏蔽层电路，所述安全芯片包括数字逻辑单元以及敏感模块，包括：金属屏蔽层，包括顶层金属线以及次顶层金属线，所述顶层金属线与所述次顶层金属线通过多个贯穿金属屏蔽层的过孔相连接；输入检测电路，包括第一输入接口以及第一输出接口，所述第一输入接口与安全芯片的数字逻辑单元输出接口相连接，所述第一输出接口与所述次顶层金属线的一端相连接，所述输入检测电路用于接收数字逻辑单元发送的检测信号，对所述检测信号进行放大处理，并将放大处理后的信号传输至所述次顶层金属线，所述次顶层金属线将接收到的信号传输至与所述次顶层金属线相连接的顶层金属线；输出检测电路，包括第二输入接口以及第二输出接口，所述第二输入接口与所述次顶层金属线的另一端相连接，所述第二输出接口与所述数字逻辑单元输入接口相连接，所述输出检测电路用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至所述数字逻辑单元的输入接口；其中，所述次顶层金属线覆盖安全芯片的敏感模块。